第8章　输入/输出系统

计算机已渗透到人们工作和生活的每一个角落并产生了极大的影响，这依赖于计算机与外部世界的联系。通过输入/输出可实现计算机与外部世界的信息交换，完成人们所期望的各种功能。因此，输入/输出在计算机系统中占有极其重要的地位。本章将涉及总线、基本的输入/输出方法及有关的外部设备。

8.1　总线

8.1.1　概述

1. 总线的分类

广义地说，总线就是连接在两个以上数字系统元器件的信息通路。从这个意义上讲，计算机系统中所使用的芯片内部、元器件之间、插件板卡间乃至系统到外设、系统到系统间的连线均可理解为总线。通常，可把总线分为如下几类。

(1) 片内总线

顾名思义，片内总线就是集成电路芯片内部各功能元件之间的连接线。这类总线是由芯片的设计者来实现的。对于本书的读者，将来自己设计 SOC(片上系统)芯片的可能性非常大。目前已有多个厂家制定了多种片内总线供 SOC 设计者使用。

(2) 元件级总线

元件级总线又称板(卡)内总线，用于实现电路板(卡)内各元器件的连接。

(3) 内总线

内总线又称系统总线，用于将构成计算机的各电路板(卡)连接在一起。

内总线对计算机的设计者是非常重要的。如果所设计系统的内总线性能很差或工作不可靠，则这将直接影响所设计的计算机的性能，甚至使整个计算机系统不能正常工作。

从计算机问世以来，有许多科学工作者致力于内总线的研究与开发，现在已制定的内总线标准已超过 100 种，有民用级计算机内总线标准、有工业级计算机内总线标准也有军用级计算机内总线标准。

(4) 外总线

外总线又称通信总线，用于实现计算机与外设以及计算机系统之间的相互连接。从外总线的定义可从看到其功能是实现计算机与外设或者计算机系统之间相互通信的，对计算机系统来说，这一总线是系统的重要组成部分。显然，这种总线传送距离比较远，可采用串行方式或并行方式来实现。

同样，从计算机问世以来，有许多科学工作者致力于外总线的研究与开发，分别制定了串行、并行的外总线标准有七八十种之多。计算机系统设计者可以根据用户的需求和系统

设计方案选择某一标准总线用于所设计的系统中。

2. 结构

(1) 简单的总线结构

构成 CPU 的片内总线可以是如图 5-1 所示的单总线结构，也可以是如图 3-30 所示的二条或三条片内总线构成。这些片总线都集成于芯片内部。

同样，可以用简单的总线结构构成一部简单的计算机，在一些简单的应用中，一台规模不大的计算机的结构如图 8-1 所示。




图 8-1 简单的计算机结构框图

在图 8-1 中，CPU 等芯片内部的各部件，是由片内总线连接在一起。内存、接口等框图可看做是一块块的电路板，板内的各元器件是由板内总线连接在一起的。系统总线则将构成计算机的各组成部分连接在一起。如图 8-1 所示，其中用虚线框起的就是计算机，它与外设(这里的外设是广义的，除输入/输出设备、外存储器外，还可以是计算机、局域网等)相连接的信号线就是外总线。

(2) 复杂的总线结构

一种较复杂的计算机结构如图 8-2 所示。

在图 8-2 计算机结构描述中，所强调的是总线。可以看到，构成一台计算机是由多种总线将构成该计算机的各种部件连接在一起。图 8-2 中所画出的主要是内总线和外总线。有关这些总线的简单说明将放在下一节中。




图 8-2 较为复杂的计算机总线结构

后面第 9 章将讲到多机系统，在构成多机系统时，可以通过多种形式将多个处理器或计算机连接在一起，其中就可以利用总线实现多机系统的连接。

3. 总线性能描述

(1) 总线的带宽(总线数据传输速率)

总线的带宽指的是单位时间内总线上传送的数据量,即每秒钟传送 MB 的最大数据传输率。与总线密切相关的两个因素是总线的位宽和总线的工作频率,它们之间的关系如下。

$$\text{总线的带宽} = \text{总线的工作频率} \times \text{总线的位宽} / 8 \tag{8-1}$$

(2) 总线的位宽

总线的位宽指的是总线能同时传送的二进制数据的位数,或数据总线的位数,即 32 位、64 位等总线宽度的概念。总线的位宽越宽,每秒钟数据传输率越大,总线的带宽越宽。

(3) 总线的工作频率

总线的工作时钟频率以 MHz 为单位,工作频率越高,总线工作速度越快,总线带宽越宽。

8.1.2 总线的信息传送

1. 信息传送方式

总线上,信息传送的方式有如下三种。

(1) 串行传送

串行传送是指将数据沿一条传输线一位接一位地传送。

在串行通信中,经常采用两种最基本的通信方式,一种是同步通信,另一种是异步通信。

① 同步传送

所谓同步传送是指,在约定的波特率(每秒钟传送的位数)下,发送端和接收端的频率保持严格的一致(同步)。因为发送和接收的每一位数据均保持同步,故传送信息的位数几乎不受限制,通常一次通信传送的数据有几十到几百字节。这种传送的发送器和接收器比较复杂,成本也较高。

② 异步传送

异步传送是指,收发端在约定的波特率下,不需要严格的同步,允许有相对的频率差异(异步)。即收发两端的频率差别在 5%以内,就能正确地实现传送。异步传送的数据传送格式如图 8-3 所示。




图 8-3 异步串行通信数据格式

异步传送每传送一个字符,均由一位低电平的起始位开始,接着传送数据位,数据可以是 5 位,6 位,7 位或者 8 位,可由通信双方程序指定。在传送时,按低位在前,高位在后的顺序传送。数据位的后面还可以加上一位奇偶校验位,也可以不加这一位,可由程序来指定。最后传送的是一位,一位半或两位高电平的停止位。这样,一个字符就传送完了。在传送两个字符之间的空闲期间,要由高电平"1"来填充。

异步传送每传送一个字符，都要增加大约 20% 的用于同步和帧格式检测的附加信息位，这必然降低了传送效率。但这种传送方式简单可靠，实现起来比较容易，故广泛应用于各种计算机系统中。

(2) 并行传送

并行传送是指将构成一组数据的各位每位沿一条传输线同时传送。例如 8 位数据或 16 位数据并行传送。在前面作为例子的 CPU(如图 5-1 所示)中的内总线上，或在如图 8-1 所示的系统总线上，无论是地址还是数据均采用并行传送。在并行传送中同样存在。

① 同步传送

在此传送方式下，并行数据的传送与总线时钟严格同步。例如，图 8-2 中的前端总线传送内存条数据，若总线时钟频率为 100MHz，内存条采用 SDRAM，总线位宽为 64 位，则每 10ns 就可传送 8 个字节。也就是说 64 位并行数据严格按照每秒钟 100M 次的速率进行传送。

如图 8-4 所示的是 8086 CPU 读内存的简化的时序，图中给出的就是严格的按 4 个时钟周期读出(或写入同)一个数据，这也是同步传送。




图 8-4 8086 的读总线周期

② 异步传送

同样，在并行传送中也有的采用异步方式。

异步传送没有严格的时钟同步。因此，实现过程就需要联络信号(或称握手信号)。利用这些信号实现数据的传送。异步传送的示意图如图 8-5 所示。




图 8-5 异步传送示意图

在图 8-5 中，当设备需要传送数据时，首先提出请求，图 8-5 中画的是高电平为请求信号(也可以是低电平或边沿)。CPU 经一段时间(可能很短也可能稍长，这也表现出异步特征)，会做出响应，图 8-5 中画的是高电平响应。设备获得响应后传送数据，传送结束撤销请求。CPU 得到撤销请求后便会撤销响应。这样，一次异步传送的过程结束。

有关异步传送的概念，在外通信总线上用得最多。

2. 总线的仲裁

在许多情况下，总线为多种总线主控器所共享。也就是说，这些主控器都可以获得总线的控制权，控制总线来完成所需功能。但是，对共享总线来说任何时候只允许一个主控器控制其工作。这就需对总线的控制权进行仲裁，以保证以下几点。

(1) 当多个主控器同时请求总线时，应将控制权交给优先级最高的主控器。

(2) 当某主控器正在使用总线时，如又有比它优先级更高的主控器请求总线，则仲裁器必须暂停前者的总线使用权，将控制权交给优先级更高的后者。直到后者使用完总线，再将控制权交回前者。

实现总线的仲裁有如下两种方式。

(1) 集中式仲裁

集中仲裁常用如下几种方法。

① 串行总线仲裁

串行总线仲裁方式中，各个设备的总线请求得到允许的优先级决定于它在串行链中的位置，如图 8-6 所示。




图 8-6 串行优先级仲裁示意图

在图 8-6 中，仲裁器输出允许信号加到最高优先级设备 1 的 BN 上，其输出 BO 接下一级设备的 BN 端，依次连接。仲裁器输出允许信号为低电平，允许设备 1 提请求。若设备 1 无请求，则其 BO 输出为低，加到下一级设备上，允许这级设备提请求。若某一级设备有请求，则它将输出 BO 为高电平，此高电平加到下一级设备的 BN 上，使下一级设备不能提请求，同时还使得该设备的 BO 也输出为高电平。

显然，某一级设备有请求，则会输出 BO 为高电平，从而阻止其后的所有设备提请求。设备 1 的优先级最高，其后的设备一级比一级低，最后设备 n 的优先级最低。

在串行的总线优先级链中，当一个设备正在使用总线时，即使另一个优先级更高的设备希望取得总线控制权，也需要等待，直到当前模块用完总线为止。这中间，要用到“忙”信号去指出当前总线是处于“空闲”状态还是“忙”状态。“忙”有效时，表示总线上有一个设备已经获得总线控制权，此时，其他设备便不能获得总线控制权。

② 并行总线仲裁

并行总线仲裁示意图如图 8-7 所示。

图 8-7 中有 n 个设备，都可作为总线主设备，每个设备都有总线“请求”线 BR 和总线“允许”线 BG。设备之间是独立的，没有任何控制关系。这些信号接到总线优先控制器(仲裁器)，任一设备使用总线，都要通过“请求”线向仲裁器发出“请求”信号。仲裁器一般由一个优先级编码器和一个译码器组成。该电路接到某个设备或多个设备发来的请求信号后，首先优先级编码器进行编码，然后由译码器产生相应的输出信号，发往请求总线设备中优先

级最高的设备，并把“允许”信号送给该设备。被选中的设备撤销总线“请求”信号，输出总线“忙”BUSY 信号，通知其余设备，总线已经被占用。在一个设备占用总线的传输结束以后，就把总线“忙”信号撤销，仲裁器也撤销“允许”信号。根据各请求输入的情况，仲裁器重新分配总线控制权。




图 8-7 并行优先级仲裁示意图

③ 计数器查询仲裁

计数器查询仲裁示意图如图 8-8 所示。




图 8-8 计数查询仲裁示意图

当总线的某设备提出请求时，该总线请求加到仲裁器上。仲裁器启动计数器开始计数，并将计数值依次送出加到各设备上。每个发出请求的设备会将仲裁器发出的计数值与本设备的设备号进行比较。当仲裁器发出的计数值与本设备的设备号一致时，该设备就发出“忙”信号有效，向仲裁器及其他设备表示该设备获得了总线的控制权。同时，仲裁器收到此“忙”信号，便停止计数器计数。

可以看到，若每次请求计数器都从 0 开始计数，则设备号小的设备优先级高。若计数器从终止点开始新一次计数，直计数到最大设备号再以 0 循环，则设备的优先级相同。显然，计数器从何处开始计数，也可以由程序指定，这就使得用起来更加灵活。

20 世纪 70 年代末，已经有集中式仲裁器集成电路，例如 Intel 的 8289。利用这样的芯片很容易实现并行总线仲裁或串行总线仲裁。

(2) 分布式仲裁

分布式仲裁不需要一个集中的仲裁器，每个主控设备都有自己的仲裁号和仲裁器。当需要总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上。每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤销它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。可见，分布式仲裁下仲裁号越大优先级越高。

8.1.3 典型总线介绍

前面已经提到，前人已制定了适应不同应用的总线标准。限于篇幅，下面仅做简略地介绍。

1. 通用总线标准

(1) 片内总线

目前，已有许多厂家推出用于 SOC 设计的片内总线，例如，AMBA 总线、Wishbone 总线、Avalon 总线、CoreConnect 总线、OCP 总线等。有关这些总线的说明详见本书的最后一章。

(2) 系统(内)总线

不同领域的计算机有各自的系列系统总线，这里仅介绍常见的 PC 的系统(内)总线。

① PC/XT 总线

这是最早期的 PC(以 8088 为 CPU)的系统总线。它由 62 个插座信号构成。包括 8088 CPU 的 20 条地址线 $A_0 \sim A_{19}$、8 条数据线 $D_0 \sim D_7$ 以及内存的读写控制信号$\overline{MEMR}$、$\overline{MEMW}$和接口的读写控制信号$\overline{IOR}$、$\overline{IOW}$外，还包括 6 个中断清求 $IRQ_2 \sim IRQ_7$，一个中断响应$\overline{INTA}$，3 个 DMA 请求信号 $DREQ_1 \sim DREQ_3$，3 个 DMA 响应信号 $DACK_1 \sim DACK_3$；$\overline{I/OCHCK}$、$\overline{I/OCHRDY}$、AEN、RESET、OSC 等信号。再就是±5V、±12V 电源和地线。

② ISA 总线

ISA 是工业标准总线。它向上兼容早期的 PC/XT 总线，在原 PC/XT 总线 62 个插座信号的基础上，再扩充另一个 36 个信号的插座构成 ISA 总线。

ISA 总线主要包括 24 个地址线，可寻址内存地址空间增加到 16MB，有 16 条数据线，控制总线(内存读写、接口读写、中断请求、中断响应、DMA 请求、DMA 响应等)，±5V、±12V 电源、地线等。

在原 PC/XT 总线信号的基础上，ISA 总线新增加了 8 条数据线、4 条地址线、7 个中断请求、4 个 DMA 请求、4 个 DMA 响应等信号。使 ISA 总线成为寻址内存为 16MB 的 16 位总线。

③ EISA 总线

上面提到的 ISA 总线对于 16 位 CPU 是很合适的，例如 80286、80386SX 等 CPU。但是，当 80386DX(32 位 CPU)开发出来之后，ISA 总线就无法适应 32 位 CPU 的性能要求了。为此，不少厂家在这个时期推出多种 32 位的内总线标准，例如 VL 总线、EISA 总线等。

EISA 总线是在 ISA 总线的基础上发展起来的 32 位总线。该总线定义 32 位地址线，32 位数据线，以及其他控制信号线、电源线、地线等共 196 个接点。总线传输速率达 33MBps。该总线利用总线插座与 ISA 总线相兼容，插板插在上层为 ISA 总线信号；将插板安到下层便是 EISA 总线。

尽管 EISA 在性能上比 ISA 要好得多，而且是一条 32 位的总线标准。但是，该标准并未得到很广泛的应用，不久它就被新推出的标准 PCI 所取代。

④ PCI 总线

1992 年由 Intel 公司推出的 PCI(外部设备互连)总线标准，该总线具有很好的性能和

特点，一经推出立即就得到广泛的应用。

PCI 总线是一种不依赖任何具体 CPU 的局部总线，也就是说它独立于 CPU。详细描述 PCI 够写一本书，这里只说明 PCI 的一些特点。

a) 高性能

PCI 的总线时钟频率为 33MHz/66MHz。而且在进行 64 位数据传送时，其数据传送速率可达到 66M×8B=528MBps。这样高的传输速率是此前其他内总线所无法达到的。在 PCI 的插槽上，可以插上 32 位的电路板(卡)也可插上 64 位的电路板(卡)，实现两者相兼容。

b) 总线设备工作与 CPU 相对独立

在 CPU 对 PCI 总线上的某设备进行读写时，要读写的数据先传送到缓冲器中，通过 PCI 总线控制器进行缓冲，再由 CPU 处理。当写数据时，CPU 只将数据传送到缓冲器中，由 PCI 总线控制器将数据再写入规定的设备。在此过程中 CPU 完全可以去执行其他操作。可见，PCI 的工作与 CPU 是不同步的，CPU 速度可能很快而 PCI 相对要慢一些，它们是相对独立的。这一特点就使得 PCI 可以支持各种不同型号的 CPU，具有更长的生命周期。

c) 即插即用

即插即用就是在 PCI 总线上的电路板(卡)，插在 PCI 总线上立即就可以工作。PCI 总线的这一特点为用户带来极大的方便。

在此前的总线上，例如 ISA 上，可以插上不同厂家生产的电路板(卡)。但不同厂家的电路板(卡)有可能发生地址竞争而无法正常工作。解决的办法就是利用的电路板(卡)上的跳线开关通过跳线改变地址而克服地址竞争。在 PCI 总线上就不存在这样的问题，此总线上的接口地址是由 PCI 控制器自动配置，不可能发生竞争。所以，电路板(卡)插上就可用。

d) 支持多主控设备

接在 PCI 总线上的设备均可以提出总线请求，通过 PCI 管理器中的仲裁机构允许该设备成为主控设备，由它来控制 PCI 总线，实现主控设备与从属设备间点对点的数据传输。并且，PCI 总线上最多可以支持 10 个设备。

e) 错误检测及报告

PCI 总线能够对所传送地址及数据信号进行奇偶校验检测，并通过某些信号线来报告错误的发生。

f) 两种电压环境

PCI 总线可以在 5V 的电压环境下工作，也可以在 3.3V 的电压环境下工作。

g) 两种兼容卡槽

PCI 总线定义了两种 PCI 扩展卡及连接器(即主板上的 PCI 插槽)：即长卡和短卡。

短卡为 32 位总线而设计，插槽分为 A、B 两边，每边定义 62 个引脚信号。故短卡共有 124 个引脚。

长卡为 64 位总线而设计，插槽分为 A、B 两边，每边定义 94 个引脚信号。很显然，长卡的 A、B 两边，每边的前 62 个引脚信号与短卡信号是完全一样的，以便长卡完全兼容短卡。

⑤ PCI-E

PCI 属于并行传输方式，即使用多条信号线同时并行传输多位数据，但 PCI Express

(PCI-E)采用的是每次 1 位的串行传输方式。

PCI-E 能够提供 2.5Gbps 的单向单线连接传输速率。一个 PCI Express 连接可以被配置成 x1，x2，x4，x8，x12，x16 和 x32 的数据带宽。x1 的通道能实现单向 312.5MBps (2.5Gbps)的传输速率，同理 x32 通道连接就能提供 10GBps 的速率。一般的显卡使用的是 PCI-EX16 标准，数据传输率为 4.8GBps，远远高于现在最流行的 AGP 8X 标准的 2.1Gbps 的数据流量。对于广大使用者来说，就像 PCI 代替 ISA 一样，PCI-E 直接带来的就是显卡性能得到大幅度提升，从而使 AGP 永远退出历史舞台。

与 PCI 总线相比，PCI Express 总线主要技术特点如下。

a) PCI-E 是串行总线，进行点对点传输，每个传输通道独享带宽。

b) PCI-E 总线支持双向传输模式和数据分通道传输模式。其中数据分通道传输模式即 PCI Express 总线的 x1、x2、x4、x8、x12、x16 和 x32 多通道连接。

c) PCI-E 总线充分利用先进的点到点互连、基于交换的技术、基于包的协议来实现新的总线性能和特征。PCI-E 总线所支持电源管理、服务质量(QoS)控制、支持热插拔、数据完整性控制、错误处理机制等特征。

d) 与 PCI 总线保持良好的继承性，从而可以保障软件的继承和可靠性。PCI-E 总线的关键特征，比如应用模型、存储结构、软件接口等与传统 PCI 总线保持一致。使得并行的 PCI 总线被一种具有高度扩展性的、完全串行的 PCI-E 总线所替代。

e) PCI-E 总线充分利用先进的点到点互连，降低了系统硬件平台设计的复杂性和难度，从而大大降低了系统的开发设计成本，极大地提高系统的性价比和健壮性。

(3) 通信(外)总线

① RS-232C

RS-232C 是一条串行外总线，其主要特点如下。

a) 传输线比较少

尽管 RS-232C 定义的信号线比较多，但在应用中通常只用 7 到 9 条信号线即可实现通信。最少只需三条线(一条发、一条收、一条地线)即可实现全双工通信。

b) 传送距离远

用电平传送为 15 米，电流环传送可达千米。

c) 多种可供选择的传送速率

利用 RS-232C 进行通信，有多种通信速率可供选择。下列速率在可选之列：50、75、110、300、600、1200、2400、4800、9600 和 19 200 波特等。

d) 采用非归零码负逻辑工作

该标准规定，电平在－3V 到－15V 规定为逻辑 1，而电平在＋3V 到＋15V 规定为逻辑 0，具有较好的抗干扰性。

e) 结构简单、实现容易

RS-232C 总线实现起来非常容易。

与该总线类似的还有 RS-422、RS-423、RS-485 等，此处不再说明。

② SCSI 总线

小型计算机系统接口(SCSI)是一条并行外总线，广泛用于计算机与软硬磁盘、光盘、扫

描仪等的外设的连接。就目前的应用来说，计算机的外存接口总线分为两大阵营，一类为下面将要提及的 IDE(ATA)，另一类就是 SCSI。IDE 是普通家用 PC 硬盘、光盘等外设常用的接口，也是最常用到的硬盘接口；而 SCSI 主要是面向服务器、磁盘阵列(RAID)等高端外存储器市场。SCSI 的特点如下。

a) 适应范围广

使用 SCSI 可以连接的设备数超过 15 个，而且所有设备只占用一个中断号，因此它的适应面比 IDE 要广得多。

b) 传输速率高

目前最新的 SCSI 接口类型 Ultra 320 SCSI 所支持的最大总线速度为 320Mbps，虽然实际使用时可能达不到这个理论值，但上百兆比特的传输率在 SCSI 上还是能够达到的。即将诞生的 SCSI 5 的传输速率将高达 640Mbps。

c) 提高了 CPU 的效率

构成 SCSI 系统必须要有 SCSI 控制卡或适配器，在控制卡中有专用的芯片负责 SCSI 数据的处理。CPU 只需将命令传输给 SCSI 的专用处理芯片，后面有关的处理工作就由 SCSI 的专用芯片去处理。这时，CPU 就可以去执行其他操作。因此，SCSI 系统对 CPU 的占用率是很低的，这可以大大提高 CPU 的效率。

d) 支持多任务

在 SCSI 系统工作过程中，在对一个设备进行数据传输的同时，它允许另一设备对其进行数据访问。这在网络服务器系统中非常重要，因为在网络环境下，经常需要同时处理许多并行请求。可见，这一特点也是十分重要的。

e) 智能化

SCSI 卡上的专用处理芯片可对 CPU 指令进行排队，这样就提高了工作效率。在多任务时，硬盘会在当前磁头位置，将邻近的任务先完成，再逐一处理其他任务。

③ 串行 SCSI(SAS)

SCSI 在过去的二十多年里有了很大的发展。在今后的许多年里，SCSI 总线还会继续发展并得到更加广泛的应用。

但是，在 SCSI 总线的使用当中，尤其是近几年暴露出一些问题。

a) 传输速率问题。目前 SCSI 的最高速率为 320Mbps，未来可做到 640Mbps。作为并行总线来说，这样的速率差不多到头了，再想增加速率就非常困难甚至不可能做到。

b) 不支持热插拔。总的来说 SCSI 很娇气。必须在电脑和外设都关断电源的情况下插、拔，否则可能产生严重的后果。

c) 挂接的设备有限。在 SCSI 总线上除主控器之外仅能挂接 15 个设备，每个设备须有自己的 ID 号，不得重复使用，CPU 占用的 ID 其他设备不能用。这在使用上受到限制，若要突破这一限制，则需要比较复杂的工作。

d) 总线电缆的限制

SCSI 总线电缆必须接上匹配网络，以减小电缆和连接器的反射，信号终端限制是比较苛刻的。

鉴于上述问题，2003 年人们提出串行 SCSI 总线，即 SAS 总线。该总线一经提出，立即引起反响，许多厂家已根据其规范生产出有关产品。由于 SAS 的许多优异性能，可以肯定

它将成为未来连接硬盘、光盘等设备总线的发展方向。

SAS的一些优异性能主要表现在如下几点。

a) 高速率

串行连接SCSI以一步到位的方式达到了优异的性能，具有扩展性和灵活性。目前的传输速率为3.0 Gbps，SAS-2已做到6Gbps，不久的将来传输速率将达到12 Gbps。

b) 好的兼容性

针对不断扩大的系统需求，SAS能够对串行ATA(SATA)无缝兼容。可以方便地为用户提供混接SAS和SATA硬盘来有效地满足应用需求。

c) 点对点架构

串行SCSI比此前的并行技术既简单又健壮。Ultra 320 SCSI需要用几十根信号导线(其中16个数据信号就需32条导线，每个信号需要两条)来实现信号传输，而SAS仅需4条。

d) 全双工设计

全双工操作在双方向上同时进行信号传输，因此使有效吞吐量提高一倍。

e) 更强的扩展性

与SAS的点对点架构相匹配的是高速交换设备，能够快速聚合许多硬盘，使一个单一SAS域能容纳多达16 384块硬盘。

f) 更长的电缆长度

SAS电缆线最长可达8米(约25英尺)，不仅可用于直接连接服务器，还可连接服务器周围独立的存储阵列。

g) 电缆/接头紧凑设计

SAS接头和电缆比并行SCSI组件小得多，因此可简化接线、节省空间，并提高系统机箱内的空气流动及散热水平。SAS接头还能够轻松地插接到小尺寸硬盘上。

h) 支持热插拔/热交换

SAS的热插拔能力实现了不停机的硬盘交换。因此，保证了不中断的数据可用性。

i) 全球唯一的设备ID

每个SAS端口和扩展器都有一个全球唯一的64位SAS地址。

j) 保留SCSI指令集

SAS保留了现有的SCSI指令及其并行技术所具有的核心优势。SAS还保护了企业多年来在配置、部署和维护SCSI系统方面储备的大量SCSI智力资金。

综上所述，串行SCSI被认为是企业级接口最佳的系统解决方案，SAS的超前思维设计确保它能够满足如今乃至未来的企业应用需要。

④ ATA总线

ATA的前身为IDE(集成驱动器电气接口)及EIDE(增强IDE)。由美国国家标准学会命名为ATA总线。该总线广泛用于家用个人计算机，用来连接硬磁盘、光盘等设备。

早期的IDE功能很弱，但它能满足当时的个人计算机的需要。随着计算机的发展，对硬盘的容量要求越来越大，传输速率也要求越来越高，为适应这一要求，ATA也一代接一代的发展。ATA从1994年发布至今共经历了7代标准。

ATA总线也是一种并行总线，各代标准所定义的数据位宽不一样，传输速率也不一

样。最高传输速率可达到133Mbps。

像SCSI总线一样，ATA作为主要用于磁盘、光盘、扫描仪等外设的并行总线，在技术与需求不断发展的情况下，暴露出许多问题，尤其是数据传输速率几乎快要达到极限。因此，也像SCSI总线一样出现了串行的ATA总线，即SATA。

SATA采用7针数据电缆，主要有4个针脚，第1针发送信号，第2针接收信号，第3针供应电源，第4针为地线。最长可以达到1米，而并行ATA最长40厘米。SATA插接简单，还大大改善了机箱的通风条件。

同样，SATA也具备高速度(最新的eSATA传输速率为3Gbps)、可连接多台设备、支持热插拔、内置数据校验等优秀特点。

⑤ 通用串行总线USB

现在USB已经广为流行，成为PC不可或缺的接口总线。同时，USB也在工业控制机中广为采用，而且今后其应用必定更加普遍。之所以这样，是因为USB具备许多优异的性能与特点。

a) 传输速率高

USB 1.0有两种传送速率：低速1.5Mbps，高速为12Mbps。USB 2.0的传送速率为480Mbps。前者用于低速外设，如键盘、鼠标等；而后者可用于高速外设，如U盘、移动硬盘、多媒体外设等。

b) 支持即插即用

主控USB可以随时监测该USB总线上设备的接入和拔出情况。在主控器的控制下，总线上的外设永远不会发生冲突，实现了总线的设备即插即用。

c) 支持热插拔

用户在USB上使用外接设备时，不需要重复“关机→将并口或串口电缆接上→再开机”这样的动作，而是直接在PC开机时，就可以将USB电缆插上使用。显然，用户必须明确，作为USB总线接口是允许带电插拔的。但是，在使用时必须注意外设是否支持热插拔。若移动硬盘正在写数据，这时拔下USB电缆插头，这可能对USB总线没有伤害，但对移动硬盘来说就是不允许的。

d) 良好的扩展性

USB支持在总线上接上多个设备同时工作，而且总线的扩展很容易实现。在USB上最多可以连接127台设备。

e) 可靠性高

USB上传输的数据量可大可小，允许传输速率在一定范围内变化，为用户提供了使用上的灵活性。同时，在USB协议中包含了传输错误管理、错误恢复等功能，并能根据不同的传输类型来处理传输错误。从而提高了总线传输的可靠性。

f) 统一标准

USB是一种开放的标准。在USB总线上，所有用USB系统的接口都一致，连线简单。各种外设都可以用同样的标准与主机相连接，这时就有了USB硬盘、USB鼠标、USB打印机等。这就使得使用非常简单，尤其是有了支持USB的操作系统(例如，高于Windows 98的版本)，外设插上就可以使用。

g) 总线供电

USB 总线上可以提供容量为 5V×500mA 的电源，这对许多要求功率不大的外设特别方便。

h) 传送距离

USB 在低速传送(低速 1.5Mbps)时，采用非屏蔽电缆，结点间的距离为 3m；在全速传送(低速 12Mbps)时，采用屏蔽电缆，结点间的距离为 5m。

i) 低成本

USB 接口电路简单，易于实现，特别是低速设备。USB 系统接口/电缆也比较简单，成本相对较低。

在 USB 2.0 的规范中，USB 定义了 4 个信号：V_{USB}(电源+5V)、GND(地)、D+(信号正端)、D−(信号负端)。这 4 个信号用一条屏蔽(或没有屏蔽)的 4 芯电缆进行传送，如图 8-9 所示。




图 8-9 USB 总线信号

在图 8-9 中，一对标准规格的双绞线既可以用来传送单端信号也可以用来传送差分信号。另外一对用于提供 5V×500mA 容量的电源。

在 USB 总线上，允许以不同的速率来传送数据。

- USB 1.0 全速传送，传送速率为 12Mbps；低速传送，传送速率为 1.5Mbps。
- USB 2.0 传送速率为 480Mbps。
- USB 3.0 传送速率为 5Gbps。

⑥ IEEE-1394

IEEE-1394 作为新一代串行外总线，有许多优点与 USB 相同，现将其主要性能特点罗列如下。

a) 支持热插拔

该特性保证系统在全速工作时，IEEE-1394 设备也可以插入或拔下。使用者会发现，增加或去掉一个 1394 设备，就像将电源线插头插入或拔出电气插座一样容易。

b) 即插即用

同前 USB 一样，接在 1394 上的设备插上即可使用，不存在竞争问题。设备的存在与否及设备地址由主结点动态地确定，对使用者是透明的。

c) 传输速率高

IEEE-1394a 标准定义了三种传输速率，这三种速率分别在 100Mbps、200Mbps 和 400Mbps。这样的速率已经可以用来传输动态图像信号。而 IEEE-1394b 标准支持 800Mbps、1.6Gbps 甚至 3.2Gbps 的传输速率。

d) 兼容性好

IEEE-1394 总线可适应台式个人机用户的各种 I/O 设备的要求，凡是 SCSI、RS-232、IEEE-1284、Centronics 等可实现的接口功能，1394 均可实现。

e) 支持同步和异步传输

异步传输是传统的传输方式，它在主机与外设传输数据的时候，不是实时地将数据传给主机，而是强调分批地把数据传出来，但数据的准确性却非常高。而同步传输则强调其数据的实时性，利用这种功能，设备可以将数据直接通过 IEEE-1394 的高带宽和同步传输直接传到电脑上，从而减少了以往的昂贵的缓冲设备。

f) 构成网络形式灵活

IEEE-1394 可以使用菊花链、树形、星形等多种形式构成通信网络，可以实现多种灵活的拓扑结构。每个设备都具有一个唯一的 64 位的设备地址，其中 10 位用做网络标识、6 位用做网络内的设备标识，剩余的 48 位作为每个结点上的存储器地址。可见，理论上 IEEE-1394 上可以接上的设备数可用 16 位来表示，达 64 000 台。

g) 传送距离远

在 IEEE-1394 上，两结点间的电缆长度为 4.5 米，而它最多允许有 16 层结点。因此，它构成的数据链路从头到尾为 16×4.5 米＝72 米。当然，可以由多条长度为 72 米的数据链路构成 IEEE-1394 的通信网络。根据 IEEE-1394 b 规范，在此总线上两结点间的最大距离可达 100 米。

h) 接口设备对等

在 IEEE-1394 总线上不分主从设备，都是主导者和服务者。其中有足够的功能用于连接，不需附加控制。

i) 总线供电

IEEE-1394 总线上可以提供电压 8V 到 40V、电流为 1500mA 的电源供无源外设使用。

j) 价格低

IEEE-1394 的价格降低，适合于家电产品。

IEEE-1394 接口有 6 针和 4 针两种类型。

最早苹果公司开发的 IEEE-1394 接口是 6 角形的 6 针接口。这种接口主要用于普通的台式计算机，目前很多主板都具备这种接口，应用十分广泛。6 芯的 IEEE-1394 电缆截面示意图如图 8-10 所示。




图 8-10 IEEE-1394 6 芯电缆示意图

在图 8-10 中，一组两股双绞线用于传送数据，另一组用于传送时钟信号。剩余的两条线用于提供电源。

SONY 公司看中了 1394 数据传输速率快的特点，将早期的 6 针接口进行改良，设计成为现在大家所常见的小型 4 角形 4 针接口。该接口外观上要比 6 针的小很多，主要用于笔记本电脑和 DV 上。与 6 针的接口相比，4 针的接口没有提供电源引脚，所以无法供电，但其优势就是小巧。

目前常见到的外总线还有许多，如 IEEE-1284、Centronic，尤其是像在工业控制计算机中常用到的 Compact PCI 总线、PC/104 总线、现场总线(CNA)，以太网等，由于篇幅所限，这里不再说明。

8.2 输入/输出基本原理

8.2.1 外部设备

不同类型、不同用途的计算机所用的外部设备不一样，常规外设是每一台计算机所必备的，而专用外设是针对某种应用所配置的。常规外设主要包括三个方面：输入设备、输出设备和外部存储设备。

1. 输入设备

输入设备有多种，下面仅介绍鼠标和键盘。

(1) 鼠标

鼠标因形似老鼠而得名“鼠标”。发明于 20 世纪 60 年代，80 年代以后获得广泛的应用。

① 分类

以不同的角度，鼠标有不同的分类，这里依照工作原理，分为如下几种。

a) 机械鼠标

机械鼠标是早期使用的一种鼠标，在此鼠标中用一个可 4 向滚动的胶质小球。这个小球在滚动时会带动一对转轴转动(分别为 X 转轴、Y 转轴)，在转轴的末端都有一个圆形的译码轮，译码轮上附有金属导电片与电刷直接接触。当转轴转动时，这些金属导电片与电刷就会依次接触，出现“接通”或“断开”两种形态，前者对应二进制数“1”、后者对应二进制数“0”。接下来，这些二进制信号被送交鼠标内部的专用芯片做解析处理并产生对应的坐标变化信号。只要鼠标在平面上移动，小球就会带动转轴转动，进而使译码轮的通断情况发生变化，产生一组组不同的坐标偏移量，反应到屏幕上，就使得光标可随着鼠标的移动而移动。

机械式鼠标价格便宜，维修方便。但其精度低，反应迟钝，易粘染纤维及污物影响其工作，现已不再使用。

b) 光机鼠标

在纯机械式鼠标的基础上，通过引入光学技术来提高鼠标的定位精度。与纯机械式鼠标一样，光机鼠标同样拥有一个胶质的小滚球，并连接着 X、Y 转轴，但在光机鼠标里不再用圆形的译码轮，代之的是两个带有栅缝的光栅码盘，并且增加了发光二极管和感光芯片。当鼠标在桌面上移动时，滚球会带动 X、Y 转轴的两只光栅码盘转动，而 X、Y 发光二极管发出的光便会照射在光栅码盘上，通过光栅码盘的栅缝照射在感光芯片的检测头上。如果接收到光信号，感光芯片便会产生“1”信号，若光栅阻挡接收不到光信号，则信号为“0”。接下来，这些信号被送入专门的控制芯片内运算生成对应的坐标偏移量，确定光标在屏幕上的位置，现已很少使用。

c) 光电鼠标

光电鼠标没有传统的滚球、转轴等设计，其主要部件为两个发光二极管、感光芯片、控制芯片和一个带有网格的反射板(专用鼠标垫)。工作时光电鼠标必须在反射板上移动，X 发

光二极管和Y发光二极管会分别发射出光线照射在反射板上，接着光线会被反射板反射回去，经过镜头组件传递后照射在感光芯片上。感光芯片将光信号转变为对应的数字信号后将之送到定位芯片中专门处理，进而产生X-Y坐标的偏移数据。

这种光电鼠标在精度上有所提高，但它存在依赖反射板、造价高、移动不够方便等缺点，现已很少使用。

d) 光学鼠标

光学鼠标的底部也没有滚球，也不需要借助反射板来实现定位，其核心部件是发光二极管、微型摄像头、光学引擎和控制芯片。工作时发光二极管发射光线照亮鼠标底部的表面，同时微型摄像头以一定的时间间隔不断进行图像拍摄。鼠标在移动过程中产生的不同图像传送给光学引擎进行数字化处理，最后再由光学引擎中的定位DSP芯片对所产生的图像数字矩阵进行分析。由于相邻的两幅图像总会存在不相同的特征，通过对比这些特征点的位置变化信息，便可以判断出鼠标的移动方向与距离，这个分析结果最终被转换为坐标偏移量实现光标的定位。

光学鼠标既保留了光电鼠标的高精度、无机械结构等优点，又具有高可靠性和耐用性，并且在使用过程中不须清洁亦可保持良好的工作状态。因此，得到迅速广泛的应用。

e) 激光鼠标

激光鼠标原理跟光电鼠标一样，只是把发光二极管换成了激光二极管来照射鼠标所移动的表面，激光光线能从所照射的表面反射产生高反差图形，出现在传感器上的图形会显示物体表面上用一般发光二极管所不能产生的细节。从而大大提高鼠标的精确度。

f) 轨迹球鼠标

轨迹球鼠标从外观上看就像是翻转过来的机械鼠标，用手拨动轨迹球来控制光标的移动。这种鼠标有时用在笔记本或其他专用计算机上。

g) 感应鼠标

在感应板上移动手指，光标就会向相应方向移动，当光标到达预定位置时，按一下感应板，就可执行相应功能。感应鼠标经常用在笔记本电脑上。

h) 无线鼠标

无线鼠标器是为了适应大屏幕显示器而生产的。所谓“无线”，即鼠标没有电缆连接，而是采用电池无线遥控，接收范围在数米以内。

i) 3D鼠标

3D振动鼠标是一种新型的鼠标器，它不仅可以当作普通的鼠标器使用，而且具有如下特点。

- 具有全方位立体控制能力。它具有前、后、左、右、上、下6个移动方向，而且可以组合出前右，左下等多种移动方向。
- 外形和普通鼠标不同。一般由一个扇形的底座和一个能够活动的控制器构成。
- 具有振动功能，即触觉回馈功能。玩某些游戏时，当玩家被敌人击中时，会感觉到玩家的鼠标也在振动。
- 是真正的三键式鼠标。

② 主要技术指标

鼠标的主要技术指标有如下几种。

a) 分辨率

鼠标分辨率的单位应该是 cpi(每英寸测量次数),它所指的是鼠标在桌面上每移动 1 英寸距离鼠标所产生的脉冲数,脉冲数越多,鼠标的灵敏度也越高。一般说来,光机鼠标的灵敏度在 300～600cpi 之间。而对光学鼠标来说,分辨率高低就取决于感应器本身,目前主流光学鼠标的分辨率在 400～800cpi 之间。

b) 采样频率

采样频率是光学鼠标独有的性能指标,它所指的是感应器每秒钟采集/分析图像的能力,单位为"帧/秒"。

早期的光学引擎的采样率只有 1500 帧/秒,也就是说它在一秒钟内只能采集和处理 1500 张图像,此时它所能追踪到鼠标的最快移动速度为 14 英寸/秒。

图像处理能力是光学引擎中定位 DSP 芯片的计算能力,它等于 CMOS 感应器的尺寸与采样频率的乘积。例如,感应器尺寸为 22×22＝484 像素,采样频率 1500 帧/秒,其图像处理能力就等于 484×1500＝726 000,即每秒钟可处理 72.6 万个像素。显然,图像处理能力的高低是光学引擎能力的体现,目前的光学引擎拥有每秒 580 万像素的高超处理能力。

c) 有线接口

有线鼠标一般有三种接口,分别是 RS-232 串口、PS/2 口和 USB 口。USB 接口是今后发展的方向。

d) 无线接口

无线接口主要采用红外线或蓝牙。

e) 按键数

有两键鼠标和三键鼠标。两键鼠标和三键鼠标的左右按键功能完全一致,一般情况下,用不着三键鼠标的中间按键,但在使用某些特殊软件时(如 Auto CAD 等),会用到这个键。

(2) 键盘

键盘是最常用也是最主要的输入设备,通过键盘,可以将英文字母、数字、标点符号等输入到计算机中。

早期的 PC 的键盘主要以 83 键为主,后来随着视窗系统的出现,取而代之的是 101 键和 104 键键盘。近年出现了多媒体键盘、人体工程学键盘、手写键盘、无线键盘系。

① 分类

不同的角度,键盘有不同的分类。

按照应用可以分为:台式机键盘、笔记本电脑键盘、工控机键盘,双控键盘、超薄键盘 5 大类。

按照键盘的工作原理和按键方式可以分为如下几种。

a) 机械键盘

机械键盘采用类似金属接触式开关,工作原理是使触点导通或断开,具有工艺简单、噪音大、易维护的特点。使用时间一长故障率升高,现在已基本被淘汰,取而代之的是电容式键盘。

b) 塑料薄膜键盘

键盘内部共分 4 层,不存在机械磨损。其特点是低价格、低噪音和低成本。

c) 导电橡胶键盘

导电橡胶键盘触点是通过导电橡胶相连。键盘内部有一层凸起带电的导电橡胶,每个

按键都对应一个凸起，按下时把下面的触点接通。

d) 电容键盘

键盘中使用类似电容开关的原理，按键时改变电极间的距离引起电容容量改变，使振荡脉冲易于通过，从而驱动编码器输出对应不同按键的编码。这种开关是无触点非接触式的，磨损率极小，也没有接触不良的隐患，具有噪音小，容易控制手感，可以制造出高质量的键盘。目前被广泛采用。

② 选择键盘

a) 按键的多少及结构

不同键盘按键的多少及结构形状不一样。根据计算机工作的需要加以选用。

b) 接口类型

早期的 PC 采用 AT 键盘接口，那是一个很大的圆形接口，俗称“大口”键盘。目前使用 PS/2 接口，而更多的则采用 USB 接口。

c) 通用与专用

在通用计算机中，经常配置通用的编码键盘。这种键盘是由厂家设计制造好，作为商品出售。这种键盘硬软件全部为用户准备好，用户拿来便可使用。上面所提到的 PC 的键盘，就是这种通用的编码键盘。

在许多专用应用中，尤其是嵌入式计算机系统中，配置专用的键盘。此时，为简单并满足专用的需要，可由用户自行设计专用的非编码键盘。这种键盘接口简单只能提供列的状态，按键的识别及键值的确定则由软件来完成。

d) 有线与无线

有线键盘通过接口利用电缆将键盘与主机相接。

无线键盘利用红外技术或蓝牙技术与主机传送信息。

e) 其他

在选用或设计键盘时，还需要考虑按键的手感、舒适度、体积、价格、可靠性等因素。

2. 输出设备

计算机可以配置多种输出设备，下面仅简单介绍打印机及显示器。

(1) 打印机

打印机是将计算机的运行结果或中间结果打印在纸或其他介质上的常用输出设备。

① 分类

打印机的种类很多，按打印元件对纸是否有击打动作分为：击打式打印机与非击打式打印机。按打印字符结构分为：全形字符打印机和点阵字符打印机。按一行字在纸上形成的方式分为：串式打印机与行式打印机。按所采用的技术分为：柱形、球形、针式、喷墨式、热敏式、激光式、静电式、磁式和发光二极管式等打印机。按打印的颜色分为：彩色打印机和单色打印机。下面仅介绍常见的几种。

a) 针式打印机

梳型点阵针式打印机的打印元件由若干水平排成一行的打印针组成，通过电磁铁驱动，使针撞击色带，在纸上印出一排点，根据字符点阵大小由几排点构成一行字符。

针式打印机由开始的 9 针发展到后来的 24 针，曾经有一段风光的历史。但终因其打印质

量低、噪声大、速度慢等原因，现已很少使用。只有在银行、超市等地方还可以见到它的存在。

b）喷墨打印机

喷墨打印机是串式点阵字符非击打式打印机。喷墨打印机基本的工作原理都是先产生小墨滴，再利用喷墨头把细小的墨滴导引至设定的位置上，墨滴越小，打印的图片就越清晰。基本原理看起来很简单，但操作起来就没有那么简单了。在技术上主要有如下两种。

• 微压电技术

微压电技术的基本原理是将许多微小的压电陶瓷放置到喷墨打印机的打印头喷嘴附近，利用压电陶瓷在电压作用下会发生形变的原理，使喷嘴中的墨汁喷出，在输出介质表面形成图案。

• 气泡式喷墨技术

此技术利用加热组件在喷头将墨水瞬间加热产生气泡形成压力，从而墨水自喷嘴喷出，接着再利用墨水本身的物理性质冷却热点，使气泡消褪，借此达到控制墨点进出与大小之双重目的。

c）激光打印机

激光打印机是将激光扫描技术和电子显像技术相结合的非击打输出设备。基本工作原理及过程是：充电、曝光、显影、转印、消电、清洁和定影7道工序，其中有5道工序是围绕感光鼓进行的。

感光鼓是一个光敏器件，有受光导通的特性。表面的光导涂层在扫描曝光前由充电辊充上均匀电荷。当激光束以点阵形式扫射到感光鼓上时，被扫描的点因曝光而导通，电荷由导电基对地迅速释放。没有曝光的点仍然维持原有电荷。这样在感光鼓表面就形成了一幅电位差潜像（静电潜像），当带有静电潜像的感光鼓旋转到载有墨粉辊的位置时，带相反电荷的墨粉被吸附到感光鼓表面形成了墨粉图像。

当载有墨粉图像的感光鼓继续旋转，到达图像转移装置时，一张打印纸也同时被送到感光鼓与图像转移装置的中间，此时图像转移装置在打印纸背面施放一个强电压，将感光鼓上的墨粉像吸引到打印纸上。然后，再将载有墨粉图像的打印纸送入高温定影装置加温、加压热熔，墨粉熔化后浸入到打印纸中，最后输出的就是打印好的文本或图像。

② 基本技术指标

a）分辨率

分辨率是指在一定面积内打印机所能打印的单个点数，单位为dpi（每英寸点数），比如分辨率为300dpi的打印机表示能在一平方英寸内打印300×300＝90 000个点数。一般来讲分辨率越高，则输出的图像就越精细，越没有颗粒感。

b）打印速度

打印速度是用每分钟打印的张数来表示。不同的打印机打印速度不一样，慢的可以打印4～8页/分，快的可以达到300页/分。

c）打印幅面

通常用可打印的纸张的大小表示，如A4、A3幅面等。特殊用途打印机可打印超大幅面，如绘图、广告等。

d）打印负荷

在一般家庭用户看来，打印机的打印负荷似乎不那么重要，但是对那些打印量比较大的

用户而言，是一个非常重要的一个购买参数。如有的打印机的负荷力是 10 000 页/月，也就是说它每个月可以打印多达 10 000 页的普通文件，平均每天可承受 300 多页的打印量。这是商业用户关注的指标。

e) 其他

其他如价格、体积、重量、耗材等指标。

(2) 显示器

显示器作为计算机重要的输出设备，从单色到彩色显示走过了几十年漫长而艰辛的岁月。目前，计算机配置多种不同类型的显示器。下面仅介绍常用的几种。

① CRT 显示器

构成显示器可用阴极射线管(CRT)，它是利用电子技术控制 CRT 管内部电子枪发出的电子束，使电子束打在显示屏内部的磷光层上，从而产生画面。人们将阴极射线管称为显像管。

描述显像管的大小是用显像管的对角线的尺寸，而不是它的显示面积。目前常用的是 17 英寸、19 英寸、21 英寸等彩色显示器。CRT 显示器现在都采用纯平屏幕，以增大可视角度。

由于 CRT 显示器在体积、重量、辐射等原因，加上液晶、等离子显示器的发展，不久的将来，就会退出历史舞台。因此，不再做更多的说明。

② LCD 显示器

LCD 显示器即液晶显示器的优点是机身薄，占地小，辐射小，重量轻，耗电低。目前，无论是用做计算机的显示器还是用做电视机的显示屏，均得到广泛应用。

a) LCD 显示器的工作原理

从液晶显示器的结构来看，无论是笔记本电脑还是桌面系统，采用的 LCD 显示屏都是分层结构。LCD 由两块玻璃板构成，厚约 1mm，其间由包含有液晶材料的 5μm 均匀间隔隔开。因为液晶材料本身并不发光，所以在显示屏两边都设有作为光源的灯管，而在液晶显示屏背面有一块背光板(或称匀光板)和反光膜，背光板由荧光物质组成，可以发射光线，其作用主要是提供均匀的背景光源。

背光板发出的光线在穿过第一层偏振过滤层之后进入包含成千上万液滴的液晶。液晶层中的液滴都被包含在细小的单元格结构中，一个或多个单元格构成屏幕上的一个像素。在玻璃板与液晶材料之间是透明的电极，电极分为行和列，在行与列的交叉点上，通过改变电压而改变液晶的旋光状态，液晶材料的作用类似于一个个小的光阀。在液晶材料周边是控制电路部分和驱动电路部分。当 LCD 中的电极产生电场时，液晶分子就会产生扭曲，从而将穿越其中的光线进行有规则的折射，然后经过第二层过滤层的过滤在屏幕上显示出来。

b) LCD 显示器的主要技术指标

• 分辨率

分辨率是指像素点之间的距离，像素数越多，其分辨率就越高，因此，分辨率通常是以像素数来计量的，如：640×480，其像素数为 307 200。

根据所使用的 LCD 面板，一旦面板定了，它能显示的像素点也就定了。也就是 LCD 实际上只支持一种显示模式，这就是它的最佳分辨率。它不能像 CRT 显示器那样可以方便地改变显示模式。例如，其 19 寸 LCD 显示器的最佳分辨率为 1440×900。

当然，利用软件控制 LCD 可以显示其他的模式，例如，1024×768，800×600 等，但显示效果就差了不少。

• 点距与可视面积

点距(或条纹间距)是显示器的一个非常重要的硬件指标。所谓点距，是指一种给定颜色的一个发光点与离它最近的相邻同色发光点之间的距离，这种距离不能用软件来更改，这一点与分辨率是不同的。在任何相同分辨率下，点距越小，图像就越清晰。

根据显示分辨率和屏幕的可视尺寸，可以直接计算出点距。例如，14 寸的 LCD 显示器的可视面积为 285.7×214.3mm^2，若其最佳分辨率为 1024×768，则其水平方向上的点距为 285.7÷1024＝0.279mm，垂直水平方向上的点距为 214.3÷768＝0.279mm。通常，点距多在 0.2～0.3mm 范围内。

显然，利用点距和最佳分辨率也可以算出液晶屏的可视面积。

• 刷新速度

显示器的刷新率是指每秒钟出现新图像的数量，单位为 Hz(赫兹)。刷新率越高，图像的质量就越好，闪烁就越不明显，人的感觉就越舒适。一般认为，70～72Hz 的刷新率即可保证图像的稳定。

• 亮度

LCD 显示器的亮度单位为流明/平方米(cd/m^2)或者尼特(nits)。目前，LCD 显示器的亮度在 500cd/m^2 上下，已达到 CRT 的亮度水平。最近厂家提供的新的产品亮度达到 1500cd/m^2。

• 对比度

对比度是 LCD 显示器的重要指标，它直接影响显示图像的色阶。对比度越高，显示图像的层次感就越好。早期其 LCD 显示器的对比度为几百比一，目前市面上出售的高对比度产品的对比度已经达到了 3000∶1，甚至是 10 000∶1。

• 响应时间

响应时间是 LCD 显示器的又一个重要指标，它是指 LCD 显示器对输入信号的反应时间。也就是液晶显示器各像素点对输入信号反应的速度，即像素由暗转亮或由亮转暗所需要的时间(其原理是在液晶分子内施加电压，使液晶分子扭转与恢复)。

从早期的 LCD 的响应时间是 25ms，到大家熟知的 16ms 再到最近的 12ms、8ms 和 4ms。响应时间被不断缩短，这使得过去液晶显示器不适合娱乐的观念正在被打破。可以先做一个 简单的换算：30ms 对应 1/0.030＝每秒钟显示 33 帧画面；25ms 对应1/0.025＝每秒钟显示 40 帧画面；16ms 对应 1/0.016＝每秒钟显示 63 帧画面；12ms 对应 1/0.012＝每秒钟显示 83 帧画面。可以看出当响应时间缩短到 8ms、4ms 时，意味着液晶显示的一个巨大进步。

• 可视角度

可视角度是指用户可以从不同的方向清晰地观察屏幕上所有内容的角度。由于提供液晶显示的光源经折射和反射后输出时已有一定的方向性，在超出这一范围观看就会产生色彩失真。早期的 LCD 显示器的可视角度比较小，稍偏一点正视的角度，视觉效果就会受影响很大。

目前，市场上大多数产品的可视角度在 120 度以上，部分产品达到了 140 度，有的甚至

达到 170 度。

• 色彩表现

色彩的表现就是能显示的色阶数目。目前，多数彩色显示器能够呈现 260 000 种颜色。相当多的厂商使用了所谓的 FRC (Frame Rate Control)技术以仿真的方式来表现出全彩的画面。当然，此全彩画面必须依赖显示卡的显存的容量。利用这种技术可以达到呈现 1600 万种颜色。

• 接口

与传统的 CRT 显示器一样，大部分 LCD 都被设计成接收模拟信号的模式。因为，目前桌面系统中的很多标准显卡仍然是在将视频信息由最初的数字信号转化为模拟信号之后再传送给显示器显示的，所以能直接接收由 PC 产生的信号。

最新的 LCD 采用了一种数字连接器图形卡，直接向 LCD 显示器传送数字信号。人们称之为 DVI 数字视频端口，可以得到更加纯净的画质，这也是 DVI 出现的原因。

• 功耗

即使 LCD 显示器相对比较省吧，目前它也是计算机耗电最大的外设之一，显示器的功率消耗问题已越来越受到人们的关注。

③ PDP 等离子显示器

PDP(等离子显示器)是采用了近几年来高速发展的等离子平面屏幕技术的新一代显示设备。

a) 成像原理

等离子显示技术的成像原理是在显示屏上排列上千个密封的小低压气体室，通过电流激发使其发出肉眼看不见的紫外光，然后紫外光碰击后面玻璃上的红、绿、蓝 3 色荧光体后发出肉眼能看到的可见光，以此成像。

b) 等离子显示器的特点

• 高亮度、高对比度

等离子显示器具有高亮度和高对比度，完全能满足眼睛需求；由于亮度高，所以其色彩还原性非常好。

• 平面图像无扭曲

等离子显示器的 RGB 发光栅格在平面中呈均匀分布，这样就使得图像即使在边缘也没有扭曲的现象发生。

• 超薄设计、超宽视角

由于等离子技术显示原理的关系，使其整机厚度大大低于传统的 CRT 显示器，与 LCD 相比也相差不大，而且能够多位置安放。

• 具有齐全的输入接口

为配合接驳各种信号源，等离子显示器具备 DVD 接口、VGA/SVGA 接口、S 端子和 HDTV 接口等。

• 环保无辐射

等离子显示器一般在结构设计上采用了良好的电磁屏蔽措施，其屏幕前置环境也能起到电磁屏蔽和防止红外辐射的作用，对眼睛几乎没有伤害，具有良好的环境特性。

有关等离子显示器的技术参数可参照 LCD 显示器，此处不再说明。

④ LED 发光二极管显示器

这是一种通过控制半导体发光二极管的显示方式的显示器，它由很多个发光二极管点阵组成，是靠二极管的亮灭来显示字符、图形、图像、动画、视频、录像等各种信息的显示屏幕。

LED 显示器的优点概括起来是：亮度高、工作电压低、功耗小、小型化、寿命长、耐冲击和性能稳定。LED 的发展前景极为广阔。有关 LED 显示器的技术细节，本书不再说明。

3. 存储器设备

无论是联机磁盘存储器还是脱机光盘存储器等都是外存储器，是计算机系统的重要组成部分。本小节将对常用的外存储器做简要介绍。

(1) 磁表面存储器

① 磁表面存储原理及记录方式

目前，用做外存储器的主要是磁盘和磁带。下面说明磁记录的原理及记录方式。

a) 磁记录原理

磁记录的原理是利用硬磁材料的剩余磁状态来保存二进制信息。磁表面通过磁头记录信息的示意图如图 8-11 所示。




图 8-11 水平记录与垂直记录示意图

早期的磁记录如图 8-11(a)所示，称为水平记录。在写入时线圈中加入不同方向的电流，会在磁表面形成如图 8-11 所示的水平方向的磁畴。在读出时，随着磁表面的移动，磁畴会在读出磁头的线圈中感应出电流，从而将信息读出。

随着技术的发展，对磁记录密度及可靠性提出了更高的要求，近几年出现了如图 8-11(b)所示的垂直记录形式。如图 8-11 所示，这种记录的磁畴是垂直的，记录密度非常高。而且，由于磁畴的极性相互锁住，其可靠性更高。同样，在读出时，随着磁表面的移动，磁畴会在读出磁头的线圈中感应出电流，从而将信息读出。

b) 磁记录方式

磁记录方式就是按照某种规则将二进制信息变换为磁记录层上磁场变化的方法。图 8-12 给出了二进制数据与其相应的写入电流的波形，也是与相应磁化状态的对应关系。

• 归零制(RZ)

写入时，0 为负电流脉冲，1 为正电流脉冲。两位信息之间，电流回到零(归零)。显然，电流不同，磁畴的方向也不同，从而记录不同信息。




图 8-12 磁记录波形(写入电流或磁化强度)

• 不归零制(NRZ)

在记录信息过程中,磁头线圈里没有正电流就必有负电流,没有电流回到零的情况。这种记录方式在连续 0 或连续 1 时,记录电流(或磁化方向)不变,只在 0 变 1 或 1 变 0 时才改变。

• 见 1 就变不归零制(NRZ_1)

此方式与 NRZ 类似,磁头线圈里没有正电流就必有负电流,没有电流回到零的情况。不同之处是只有记录 1 时电流(或磁化方向)发生改变。因此称为见 1 就变不归零制。

• 调频制(FM)

该记录方式是每位记录电流(或磁化方向)改变一次,并且在记录 1 时,在其中心改变一次。由图 8-12 可以看到记录 1 时电流改变的次数为 0 的两倍,即记录 0 和 1 的频率不一样,故称调频制。

• 改进调频制(MFM)

此方式规定记录 1 时只中间改变一次,记录连续两个或两个以上的 0 时,每位改变一次。并且,遇到单个 0,电流不变。

• 调相制(PM)

调相制是规定用不同的电流(或磁化)方向表示二进制的 0 或 1。在图 8-12 中是以正方向为 1 而以负方向为 0。

c) 性能评价

对磁记录方式的性能评价主要包括以下几种。

• 自同步能力

在众多的记录方式中,能够直接在磁表面记录中读出的信息并获得其二进制码元同步信号的称该记录方式具自有同步能力。有自同步能力的记录方式很容易由其读出信号获得同步信号,硬件实现比较容易。若没有自同步能力,则需利用比较复杂的硬件和技术获得同步信号。

在如图 8-12 所示的记录方式中,NRZ、NRZ_1 均无自同步能力。因为当记录了连续多个 0 或连续多个 1 时,无法直接从读出信号中提取同步信号。图 8-12 中的其他记录方式都

有自同步能力。

为了增加自同步能力，可用(5,4)群码来记录，即选用5位编码中的16种连续0的个数不超过2的编码来表示4位编码，细节从略。

• 编码效率 η

编码效率 η 定义为：

$$\eta = \text{位密度} / \text{最大磁化翻转次数} \tag{8-2}$$

例如，在FM和PM方式下，记录一位二进制编码需磁化方向改变2次，故其编码效率 η 为0.5；而MFM、NRZ、NRZ_1 记录一位二进制编码只需磁化方向改变1次，故其编码效率 η 为1。

(2) 磁盘存储器

① 磁盘驱动器结构

磁盘可分为软盘和硬盘两种。在这里只简单说明硬磁盘的结构。

硬盘的盘片一般是在铝为主要成分的基片表面涂上磁性介质形成的。一个硬盘驱动器内可装有多个盘片，组成盘片组，每个盘片可以提供两个记录面，每个记录面都配有一个独立的磁头，如图8-13(a)所示。所有记录面上相同序号的磁道构成一个圆柱面，其编号与磁道编号相同，如图8-13(b)所示。




图8-13 硬磁盘结构及记录面扇区示意图

磁盘中可记录信息的磁介质表面叫做记录面。在磁盘旋转时，每一个记录面上都分布着若干由磁头画出的同心的闭合圆环，称为磁道(Track)。数据就记录在磁道上。使用时要对磁道进行编号，按照半径递减的次序从外到里编号，最外一圈为0道，向内磁道号依次增加。最内圈的位密度称为最大位密度。为了便于存取信息，磁盘上的每个磁道又分成若干段，每一段称为一个扇区(Sector)。例如每个磁道分为16个扇区、32个扇区等。

硬盘的基本工作原理是：硬盘驱动器加电正常工作后，控制电路中的初始化模块进行初始化工作。初始化完成后，主轴电机启动，并高速旋转，将装载磁头的小车移动，使浮动磁头置于盘片表面的0道，处于等待指令的启动状态。当主机下达存取磁盘片上的数据时，通过前置放大电路，发出驱动电机运动的信号，控制磁头定位机构将磁头沿径向移动，搜寻要存取数据的磁道扇区位置，读写数据。

硬盘的第一个扇区(0道0头1扇区)被保留为主引导扇区，存储主引导记录和硬盘分区表，常常是病毒攻击的对象。

② 数据记录格式

在磁盘上信息记录，是按柱面逐道记录的。一个柱面记录满，再移动磁头记录下一个柱面。在一个磁道上记录信息的组织形式称为磁道的记录格式。不同操作系统所采用的记录

格式会有所不同，用户甚至可以制定自己的格式来记录信息。图 8-14 给出一种典型的记录格式。读者根据图中所描述的情况，可以了解到数据是如何记录在磁道上的。




图 8-14 磁盘记录格式

在图 8-14 中，两索引信号之间就是一完整的拉直了的一圈磁道。一圈磁道分成若干扇区，作为例子，该磁道分为 30 个扇区。每一扇区又分为标志区和数据区。下面对图 8-14 中各的部分做简单说明。

a) 间隙 1 到间隙 3

每一扇区包括标志区(ID 区)和数据区这两部分，两部分之间均留有间隙，而扇区的开始及结束前也加有间隙。各间隙记录不同长度的字节。如间隙 1 为 17 个字节，间隙 2 为 41 个字节，间隙 3 为 20 个字节。它们起到缓冲及消除主轴转速不稳的影响的作用。

b) 标志区

每一扇区的开始总是标志区。

同步字段 SYNC，由一个特定字节构成。

磁道号，由 2 个字节构成。

磁头号，由 1 个字节构成。

扇区号，由 1 个字节构成。

循环冗余校验码 CRC，2 个字节。

③ 数据区

同步字段 SYNC，由一个特定字节构成。

数据 DATA，该区域用以存放数据，其长度可从 128 字节到几 K 字节，此处为 512 字节。

循环冗余校验码 CRC，2 个字节。

④ 主要技术指标

硬盘的主要性能指标有容量、平均存取时间、转速和数据传输率等。

a) 道密度

为了减少干扰，磁道之间要保持一定的间隔，沿磁盘半径方向，单位长度内磁道的数目称为道密度。常用的道密度单位是道/mm，或道/英寸。

b) 位密度

位密度是指在磁道圆周上单位长度内存储的二进制位的个数。常用的位密度单位是：bit/mm，或 bit/英寸。为了简化电路设计，规定每个磁道上的记录位数相同。由于磁盘中各个磁道的圆周长度不同，因此不同磁道上的位密度是不一样的，越靠近盘心，磁道位密度

就越高。位密度是以最靠近盘中心的磁道来定义的。

c) 存储容量

存储容量是指整个磁盘所能存储的二进制信息的总量。磁盘的容量有非格式化容量和格式化容量之分。

非格式化容量 = 位密度 × 内圈磁道周长 × 每个记录面上的磁道数 × 记录面数 (8-3)

格式化容量 = 每个扇区的字节数 × 每道的扇区数 × 每个记录面的磁道数 × 记录面数 (8-4)

一般情况下,磁盘容量是指格式化容量,它比非格式化容量要小。目前,磁盘容量在几十 GB 到几百 GB 的量级。采用最新纳米洞技术的 2.5 寸硬盘的容量已达到 1.2TB。而且,目前洞的直径为 100nm,将来可做到 10nm。因此,硬盘容量还会进一步增加。同时,有的公司采用自排列纳米磁颗粒阵列,在不久的将来会将颗粒做到 3nm,单碟 2.5 寸硬盘的容量可达到 60TB。

d) 平均存取时间

平均存取时间是指从发出读写命令开始,磁头从某一位置移动到指定位置并开始读写数据所需的时间。它等于平均寻道时间与平均等待时间之和。

- 寻道时间是指磁头移动到目标磁道(或柱面)所需要的时间,平均寻道时间由磁盘存储器的性能决定,是个常数,由厂家给出,目前硬盘的平均寻道时间在几 ms 到 10ms 之间。
- 等待时间是指待读写的扇区旋转到磁头下方所用的时间,一般选用磁盘旋转一周所用时间的一半作为平均等待时间,在 1ms～6ms 之间。

e) 转速

转速指硬盘内驱动电机主轴的旋转速度,单位为 RPM(转/分钟)。目前 ATA 硬盘的主轴转速一般为 5400/7200RPM。SCSI 硬盘主轴转速可达 7200～10 000RPM,最高可达 15 000RPM。

f) 数据传输率

概括来讲,数据传输率是指磁头找到数据的地址后,单位时间内写入或读出的字节数。

数据传输率 = 每个扇区的字节数 × 每道扇区数 × 磁盘的转速 (8-5)

g) 接口总线

计算机与磁盘相连接,可采用不同的接口总线。总线不同,对磁盘系统的性能会产生影响。能利用磁盘构成虚拟存储器的总线有 SCSI、SAS、ATA 和 SATA 等。移动磁盘常用 USB 和 IEEE-1394 等总线。

另外,硬盘内部的高速缓存大小、平均故障间隔时间和采用的接口、功耗、体积、重量,也反映硬盘的性能。此处不再说明。

文件在硬盘上存储时会尽可能放在同一圆柱面上,或者放在相邻柱面上,这样可以缩短寻道时间。

⑤ 连接框图

计算机与硬磁盘(软磁盘已成为历史)驱动器的连接如图 8-15 所示。

由图 8-15 可以看到,磁盘驱动器通过外总线接到磁盘控制器上,磁盘控制器接计算机的系统总线。




图 8-15 磁盘驱动器的连接

对应要接入的系统总线，厂家为用户生产各种型号的磁盘控制器集成电路芯片。使用者可随意选用。该芯片一边与系统总线信号相适应，另一边提供接驱动器的总线标准信号。在 PC 中，磁盘控制器的接口总线控制器集成于南桥内部。

连接磁盘驱动器的总线标准有并行外总线 ATA 和 SCSI，前者多用于个人计算机而后者多用于服务器构成阵列。为了进一步提高传输速率，现在已经出现了它们相应的串行总线 SATA 和 SAS。有关这些总线的细节此处不做说明。

⑥ 磁盘阵列 RAID

廉价冗余磁盘阵列 RAID(Redundent Array of Inexpensive Disks)是由美国加州大学伯克利分校的 D. A. Patterson 教授在 1988 年提出的，也简称为“磁盘阵列”。RAID 一般是在 SCSI(也有 IDE)磁盘驱动器上实现的。SCSI 适配器保证每个 SCSI 通道随时都是畅通的，在同一时刻每个 SCSI 磁盘驱动器都能自由地向主机传送数据。

RAID 提供了专用服务器中接入多个磁盘(专指硬盘)时，以磁盘阵列方式组成一个超大容量、响应速度快、可靠性高的存储子系统。使用 RAID 可大大加快磁盘的访问速度，缩短磁盘读写的平均排队与等待时间，并以并行方式在多个硬盘驱动器上工作，被系统视做一个单一的硬盘，以冗余技术增加其可靠性，以多个低成本磁盘构成磁盘子系统，提供比单一硬盘更完备的可靠性和高性能，目前工业界公认的标准是 RAID 0～RAID 6。过去，RAID 被广泛地应用在服务器体系中，不久的将来它将出现在 PC 中。

RAID 的优点包括以下几点：

- 成本低，功耗小，传输速率高。在 RAID 中，可以让很多磁盘驱动器同时传输数据，而这些磁盘驱动器在逻辑上又是一个磁盘驱动器，所以使用 RAID 可以达到单个的磁盘驱动器几倍、几十倍甚至上百倍的速率。
- 可以提供容错功能。因为普通磁盘驱动器来说，如果不采用 CRC(循环冗余校验)码，将不具备容错功能。RAID 的容错是建立在每个磁盘驱动器的硬件容错功能之上的，所以它提供更高的可靠性和安全性。
- 在同样的容量下，RAID 比起传统的大直径磁盘驱动器价格要低许多。

依据磁盘阵列数据的校验方式，RAID 系统有多种模式：RAID 0、1、2、3、4、5、6、7 和 10 等。

a) 冗余无校验的磁盘阵列(RAID 0)

在 RAID 中，不论何时有磁盘损坏，都可以随时拔出损坏的磁盘再插入好的磁盘(需要

硬件上支持热插拔),数据不会受损,失效盘的内容可以很快地重建,重建的工作也由 RAID 硬件或 RAID 软件来完成。但 RAID 0 不提供错误校验功能,所以有人说它不能算做是 RAID,其实这也是 RAID 0 为什么被称为 0 级 RAID 的原因。

在 RAID 中,要存储的数据分成带条,带条可以是一个物理的数据块或一个扇区。将各数据带条分布记录在各个磁盘驱动器上,每个数据分块(即带条)无校验,无冗余存储,不提供真正容错性。构成 RAID 0 至少需要 2 个硬盘,可支持 8/16/32 个磁盘。因为多个硬盘可同时读写,故读写速度在 RAID 中最快。但任何一个磁盘驱动器损坏都有可能使整个 RAID 系统失效。一般用在对数据安全要求不高,但对速度要求很高的场合。

图 8-16 表示无冗余无校验的磁盘阵列(RAID 0)的结构。

在图 8-16 中,画出了 4 个物理磁盘的情况,各数据块分布在不同的物理盘上。当计算机读写相邻数据块时,有利于并行处理。

b) 镜像磁盘阵列(RAID 1)

RAID 1 至少需要两台磁盘机才能构成,在此阵列中数据同时以同样的方式写到两个盘上,两个盘互为镜像。磁盘镜像可以是分区镜像或全盘镜像。容错以空间换取,可以采用镜像或者双工技术。主要用在对数据安全性要求很高,而且要求能够快速恢复被损坏的数据的场合。

由 4 个物理磁盘构成的 RAID 1 的结构如图 8-17 所示。




图 8-16 RAID 0 中各数据带条(块)的分布




图 8-17 RAID 1 中各数据带条(块)的分布

这种结构具有最高可靠性,策略简单,恢复数据时不必停机。但有效容量只有总容量的 1/2,利用率 50%。由于磁盘冗余,硬件开销较大,成本较高,是 RAID 各级别中最昂贵的。

在 RAID 1 中数据分块与镜像有不同的组织形式。现以 8 个物理盘来加以说明。

• 先分块后镜像 RAID 0+1

这种组织形式是先将数据以 RAID 0 的方法分布到 4 个磁盘上,然后再将这 4 个磁盘镜像到另外 4 个磁盘上,如图 8-18 所示。

• 先镜像后分块 RAID 1+0

这种组织形式是先以 RAID 1 的方式构造 4 对镜像盘,再将数据分布到这 4 对盘中,具体情况如图 8-19 所示。

c) 并行海明纠错阵列(RAID 2)

RAID 2 为位交叉海明编码阵列,采用海明冗余纠错码。数据按位分布到磁盘上,记录数据的同时,记录数据相应的海明码。

如前所述,数据位不同,要求的海明码的位数也不同。因此,磁盘台数由纠错码和数据




图 8-18 RAID 0+1 先分块后镜像




图 8-19 RAID 1+0 先镜像后分块

位数决定。磁盘驱动器组中的第 1 个、第 2 个、第 4 个……第 2^n 个磁盘驱动器是专门的校验盘，用于校验和纠错。例如，当数据位为 4 位时，需要 3 位海明码。因此，需要 7 个磁盘驱动器构成 RAID 2，其中第 1、2、4 这 3 个磁盘驱动器是校验盘，其余的用于存放数据，其结构形式如图 8-20 所示。




图 8-20 RAID 2 位交叉海明码阵列

由图 8-20 可以看到，当记录 4 位数据时，将这 4 位数据和它们相应的 3 位海明码一并记录在 7 个磁盘驱动器上。当某一磁盘驱动器损坏时，或其他原因产生 1 位错误时，通过纠错可获得正确数据。

当记录数据的位数增多时，使用的磁盘驱动器越多，校验盘在其中占的百分比会越少。RAID 2 对大数据量的输入/输出有很高的性能，但少量数据的输入/输出时性能不好。

RAID 2 的可靠性高，可自动确定是哪个硬盘已经失效，并进行自动数据恢复。但磁盘冗余太多，开销太大，故 RAID 2 很少使用。

d) 奇偶校验并行位交错阵列(RAID 3)

RAID 3 是位交叉奇偶校验盘阵列。与 RAID 2 类似，是其简化形式。在这里也采用并行存取技术。

在 RAID 3 中，在将数据按位或按字节交叉存于各磁盘的同时，计算奇偶校验码，并将校验码记在专门的校验磁盘上，如图 8-21 所示。




图 8-21　RAID 3 位交叉奇偶校验阵列

从简单的概念可以这样理解 RAID 3 的原理：如图 8-21 所示，若将 4 位数据存于各磁盘的同时，对数据求模 2 和，并将其存在校验磁盘上。即

$$A\text{ 校验} = A0 \oplus A1 \oplus A2 \oplus A3 \tag{8-6}$$

同样，也可以求出 B 校验、C 校验、D 校验分别写入校验磁盘。

当某磁盘出现故障时，只要从累加和中减去正确盘上的数据即可得到故障盘中的原有正确数据。例如，若发现 A1 磁盘失效，则可由其他正常磁盘读出的数据计算出 A1：

$$A1 = A\text{ 校验} \oplus A0 \oplus A2 \oplus A3 \tag{8-7}$$

RAID 3 速度快，适合较大数据量的存取。但校验磁盘没有冗余，若校验磁盘失效，数据很难恢复。

当只需写入 A1′而其他数据不变时，则需要将 A0、A2、A3 读出，再与 A1′利用式(8-6)计算新的 A 校验′，并将它们一并写入各盘中。

e) 奇偶校验扇区交错阵列(RAID 4)

RAID 4 的结构如图 8-22 所示。由图 8-22 可以看到，它与 RAID 3 似乎看不出区别。在 RAID 4 中数据是以扇区交错方式存储于各台磁盘中的，而冗余信息存放在单独奇偶校验盘。




图 8-22　RAID 4 扇区交叉奇偶校验阵列

注意到，RAID 3 的数据的存取是同时进行的，一次读或写所有的磁盘。而在 RAID 4 中，一次只读或写一个扇区的数据。因此，读一个扇区，只需访问一个磁盘，由于扇区中有错误检测信息，可以鉴别读出信息是否正确。当某磁盘损坏时，可以利用存放在校验盘中的冗

余信息来恢复数据。

写数据时，只访问一个数据盘和一个校验盘。各磁盘可独立工作(扇区读写)，读写并行进行。

当需要写 A1′时，只需将 A1′写入。同时，用下式计算新的 A 校验′：

$$A\text{校验}' = A\text{校验} \oplus A1 \oplus A1' \tag{8-8}$$

RAID 3 和 RAID 4 不论有多少数据盘，均使用一个校验盘，采用奇偶校验的方法检查错误。任何一个单独的磁盘驱动器损坏都可以恢复。RAID 3 和 RAID 4 的数据读取速度很快，但写数据时要计算校验位的值以写入校验盘，速度有所下降。

f) 循环奇偶校验阵列(RAID 5)

与 RAID 4 类似，但校验数据不固定在一个磁盘上，而是循环地依次分布在不同的磁盘上，也称块间插入分布校验，如图 8-23 所示。




图 8-23 RAID 5 块循环奇偶校验阵列

RAID 5 是无独立校验盘的奇偶校验磁盘阵列。同样采用奇偶校验来检查错误，但没有独立的校验盘，校验信息分布在各个磁盘驱动器上。RAID 5 对大小数据量的读写都有很好的性能，它是目前采用最多、最流行的方式，至少需要 3 个硬盘。

由于校验分布在多个磁盘中，写操作可以同时处理。为读写操作提供了最优的性能。一个磁盘失效，分布在其他盘上的信息也足够完成数据重建。

g) 二维奇偶校验阵列(RAID 6)

将整个磁盘阵列看成一个二维阵列，数据块交叉存于各盘上。在这种情况下，加上了两种不同的校验。其中 P 校验就是前面 RAID 5 中所用的，是利用异或算法产生的奇偶校验。Q 则是由另外的算法产生的校验码。将两种校验码写到阵列中，形成了两个奇偶校验的二维阵列，如图 8-24 所示。

由于 RAID 6 在校验上付出了代价，采用二维校验方式。故可以在二个磁盘出现故障的情况下仍能实现数据的重建。

h) RAID 7

RAID 7 在 RAID 6 的基础上加高速缓存，以提高数据传输率。

由于增加了校验盘，使磁盘阵列的可靠性大大高于单台盘。特别是阵列具有系统重构的功能。如果有一台盘坏了，通过校验码和其他数据盘上的数据，可以正确地复原损坏盘的数据，不影响系统正常工作。在第二台盘损坏之前，换上好盘，将复原的数据写入好盘，系统又可在有冗余的状态下工作。在许多磁盘阵列中，常常带有一个热备份盘。一旦有盘损坏，

系统自动将复原的数据写入热备份盘，恢复有冗余的状态。用户将损坏的硬磁盘拔下，换上新盘，新盘在系统中作为热备份盘工作。磁盘阵列都有热插拔的功能，可以在带电状态下更换，不必停机影响系统正常工作。




图 8-24　RAID 6 二维奇偶校验独主存取阵列

利用磁表面记录信息的设备，除磁盘机之外还有磁带机。磁带机分为开盘式启停磁带机和数据流磁带机两大类，可用于记录数据。在计算机系统中磁带机常用做数据的备份设备。由于篇幅所限，本书不做说明。

⑦ 移动存储设备

常见的移动存储设备有 USB 移动硬盘和 USB 闪存盘。

a) 移动硬盘

移动硬盘的主要特点是抗振性能好，可随身携带；功耗低，可直接由 USB 总线供电，使用非常方便；价格低廉。

移动硬盘的接口有 USB 2.0，IEEE-1394，直接用电缆连接。使用 USB 2.0 接口，数据传送速率可达 480Mbps。

目前，移动硬盘的容量在 80GB 到 500GB。

b) 闪存盘(U 盘)

闪存盘是用半导体闪速存储器构成的可移动存储器。一般多采用 USB 接口。由于采用半导体存储器构成，其体积，重量轻，耗电少，抗振，便于携带，使用十分方便。

目前，U 盘的容量在 1GB 到几十 GB 之间。

c) 固态硬盘

由于半导体技术的发展，半导体存储器的容量越来越大。这就为人们制造固态硬盘提供了基础。由于固态盘没有机械部分，其可靠性很高，速度快，耗电低，体积小，抗振好。

总之，目前的固态盘与磁性硬盘比较，除容量小、价格高之外，其他技术指标均超过磁性硬盘。固态盘是发展的方向，它是对磁性硬盘最大的挑战。目前固态盘能达到 832GB，有人预言，三到五年内固态盘将全面占领笔记本电脑市场。

(3) 光存储器

① CD 家族的发展

激光通过聚焦，可获得直径为 1μm 的光束。经技术人员研究发现，可以利用这种光束来记录和重放信息。将信息记录在光束走过的光道上，是用凸起和凹陷的交界记录为 1 而以凸起和凹陷的平面记录 0。当光束照射光道时，凸起和凹陷的交界处的反射光会产生变

化，从而读出记录的信息。

② 光盘的分类

按照光盘的可读写功能可分为如下几类。

a) 只读光盘

只读光盘上记录的数据是由工厂在制造光盘过程中形成的，用户可以读出光盘上的数据加以利用。但是，光盘上的数据只能读出，既不能擦除也不能改写。现在存储软件、电影、书刊的 CD-ROM、VCD、DVD 等只读光盘广为流行。

b) 一次写多次读光盘

这种光盘制造出来时，其记录表面涂有一层构成存储单元的特殊材料，利用物理的方法可使其存储单元的材料发生不可逆转的变化。材料的变化就意味着记录了信息。这些记录的信息是可以无限次读出的，信息可保持几十年不会丢失。

但是，这种光盘只能写一次。现在的 CD 和 DVD 均有这种可一次写多次读的光盘，利用刻录机用户可将自己的信息刻录在光盘上长期保存，为使用者提供很大方便。

c) 可擦写光盘

可擦写光盘像硬磁盘那样可以任意读写数据，根据擦写原理的不同分为两种。

• 相变光盘 PCD

相变光盘是基于存储介质的两个稳定状态，即反射率高的结晶状态和反射率低的非结晶状态，这两种状态的可逆转性来实现擦写的。

当相变光盘用高低不同的激光功率照射时，受高功率照射的变为非结晶状态而受低功率照射的变为结晶状态。根据这样的特性，可用于记录 0 和 1 这两种状态。当用微功率激光照射读出时，不会改变它们的状态，而因它们的反射率不同而形成 0 或 1。当利用低功率激光长时间照射时，可使光盘全部处于结晶状态，从而达到擦除信息的目的。

以上是相变光盘的简单原理，这是一种全光型光盘。

• 磁光盘 MO

磁光盘是利用光照和磁化方法来记录数据的。在写入数据时，激光束聚焦于光盘的磁性表面上，使聚焦点的局部温度升高。同时，在聚焦点的下方加上磁场，由于聚焦点有高温，记录磁性材料的矫顽力降低，聚焦点将被磁场所磁化。不同的 0 或 1 数值，在磁光盘上表现了聚焦点的磁化方向不同。

当读出磁光盘时，采用微功率激光束，聚焦点的温度上升很少，不会对磁场产生影响。同时，根据磁光效应，由于聚焦点的磁化方向不一样，激光被反射的偏振角度也不相同。通过检测反射光的偏振角度即可读出 0 或 1。

在高功率激光照射下，用同一方向的磁场可将信息擦除。

③ 光盘(驱)的主要技术指标

光盘的主要技术指标主要如下。

a) 尺寸

标准的 CD-ROM、CD-DA、DVD 光盘直径均为 120mm，中心孔 15mm，厚度 1.2mm。也有直径更大和更小的光盘。

b) 存储容量

不同的存储格式，不同的光盘，存储容量不同。CD-ROM 有 580MB 和 650MB 两种。

而 DVD 有 4 种格式，一张盘的容量在 4.7GB 到 17GB 之间。

c) 传输速率

早期的 CD-ROM 驱动器的传输速率为 150Kbps。后来速率不断提高，均以 150Kbps 为 X。现在就有传输速率为 16X、32X、48X、52X 等。对 DVD-ROM 来说，有两种描述指标，一种如上面所述，用 nnX 表示；另一种定义 Y=1385Kbps，用 nnY 来描述。

d) 平均存取时间

早期的 CD-ROM 光驱的平均存取时间在 200ms 左右。目前，DVD 光驱的平均存取时间小于 100ms。

e) 缓冲区大小

缓冲区越大越好。目前光驱的缓冲区在几百 KB 到几 MB 之间。

f) 接口类型

光盘驱动器通过接口总线与计算机相连接，常用的接口总线有 SCSI、ATA、USB 和 IEEE-1394 等。对 PC 来说，只要用总线电缆一头插主板另一头插光驱即可。当然，光驱要工作必须有相应的软件驱动程序支持。

g) 其他

对于光驱来说，还有 MTBF、功耗、安装方式及纠错能力等指标，这里不再说明。

④ 数字通用光盘 DVD

DVD 也是光盘家族中的一种，因为当前普遍流行，在此特别说明。

a) DVD 概述

从 20 世纪 90 年代中期以后，DVD 逐渐流行开来。目前，DVD 的应用已非常普及。尽管 DVD 记录信息的方式与前面提到的 CD 是一样的，都是以光道上的凸凹来表示信息。但 DVD 有它的一些特点，主要表现在以下几点。

- CD 采用的激光波长为 780nm 而 DVD 采用红色激光，波长为 650nm。波长越短则聚焦点越小。
- DVD 的光道间距为 740nm，而 CD 的光道间距为 1600nm，故 DVD 光道更加紧凑。
- DVD 定义一张光盘有 4 种存储容量：单面单层 4.7GB；双面单层 9.4GB；单面双层 8.5GB；双面双层 17GB。而前面已提到 CD 的容量只有几百 MB。
- 兼容性问题

从 DVD 刻录诞生之初，就有着几个不同的标准，经过一段时间的发展，现在 DVD 刻录领域大致存在着三大标准：DVD-RAM、DVD+RW、DVD-RW。

随着大容量刻录、DVD 刻录、家用 DVD 录像机逐渐普及，一些厂商已经推出了同时兼容 DVD+RW 和 DVD-RW 的产品，不久的将来会推出与 DVD+RW、DVD-RW 和 DVD-RAM 全部兼容的产品。

b) DVD 的发展

在下一代 DVD 标准之争中，以索尼为首的蓝光光盘标准和以东芝为首的 HD-DVD 标准竞争不断，致使标准无法确定。蓝光 DVD(简称 BD)与 HD-DVD(简称 HD)两大阵营，存储介质都是蓝色激光光盘。前不久，HD-DVD 标准已宣布退出竞争行列。这样蓝光光盘将会迅速普及。

蓝光光盘的直径为 12cm，和普通光盘(CD)及数码光盘(DVD)的尺寸一样。这种光盘

利用波长405nm蓝色激光在单面单层光盘上可以录制、播放长达27GB的视频数据，比现有的DVD的容量大5倍以上(DVD的容量一般为4.7GB)。通过更加先进的抖颤寻址技术实现了对更大容量的存储地址与数据管理，使蓝光光盘的容量达到100GB。

8.2.2 程序控制输入/输出技术

1. 外设接口的编址方式

在计算机系统中，主要采用两种不同的外设地址的编址方式。

(1) 外设地址与内存地址统一编址

这种编址方式又称为存储器映射编址方式。在这种编址方式中，将外设接口地址和内部存储器地址统一安排在内存的地址空间中。即把内存地址分配给外设，由外设来占用这些地址。用于外设的地址，存储器不能再使用。这样一来，计算机系统的内存空间一部分将留做外设地址来使用，而剩下的内存空间可为内部存储器所使用。

外设与内存统一编址的方法占用了部分内存地址，将外设看做是一些内存单元。因此，原则上说，用于内存的指令都可以用于外设，这给使用者提供了极大的方便。但由于外设占用内存地址，内存不能再用，就相对地减少了内存可用范围。而且，从指令上不易区分是寻址内存的指令还是用于输入/输出的指令。这种编址方式在68系列和65系列的计算机中得到了广泛的应用。

(2) 外设与内存独立编址

在这种编址方式中，内存地址空间和外设接口地址空间是相互独立的。例如，在8086(8088)CPU中，内存地址是连续的1MB，即从00000H～FFFFFH，而外设的最大地址范围从0000H～FFFFH。它们相互独立，互不影响。这是由于CPU在寻址内存和外设时，使用了不同的控制信号来加以区分。

内存与外设独立编址，各有自己的寻址空间。用于内存和用于外设的指令是不一样的，很容易辨认。但用于外设的指令功能比较弱，一些操作必须由外设首先输入到CPU的寄存(或累加)器后才能进行。这种编址方式在Z80系列及Intel80系列计算机中得到了广泛应用。

除了上述两种最常用的编址方式外，还有一些其他方式。例如，在MCS-51单片机中，存放程序的内存地址是独立的64KB，而存放数据的内存与接口统一编址占另外独立的64KB。只要理解了前面所描述的两种方法，再去理解其他的方法将是十分容易的。

2. 外设接口的基本模型

外设经接口与计算机的连接框图如图8-25所示。




图8-25 外设与接口连接框图

由图8-25可以看到，接口实现了CPU与外设间数据交换的通道，或者称为两者间的界面。接口的一边挂在系统总线上；接口的另一边与外设相连接。接口与外设间通

常有三种信息。

(1) 数据信息

在计算机系统中通常有三种数据信息,即数字量、开关量和模拟量。数字量是以二进制编码表示信息。开关量是用两个状态表示的信息,用一位二进制编码即可表示。模拟量是时间上和幅度上均为连续的信息,它必须经过转换,变为二进制编码才能被 CPU 识别和处理。

(2) 状态信息

状态信息用来表示外设所处的状态。例如利用 BUSY(忙)信号、READY(就绪)信号来表示外设是否正在忙或外设已经就绪。

(3) 控制信息

通常这类信号是 CPU 经接口发出的,用于控制外设工作的信号。

数据信息、控制信息和状态信息通常是利用系统总线在 CPU 与接口之间进行传送。后面将会看到,在计算机中,就是如何利用这些信号实现 CPU 与外设之间的数据交换的。

通常,一个接口可能有多个寄存器分别存放数据信息、控制信息和状态信息。CPU 能够对这些寄存器进行读或写操作。人们还将这些能被 CPU 读或写的寄存器称为"端口"。可见,一个接口可能包含几个端口,也可能就包含一个端口。

3. 程序控制输入/输出

在计算机中,有 5 种基本的输入/输出方法。

(1) 无条件传送方式。

(2) 查询传送方式。

(3) 中断方式。

(4) DMA(直接存储器存取)方式。

(5) 通道方式。

通常把前两种方式归类为程序控制输入/输出。它们都是利用 CPU 执行程序,实现计算机与外设的数据传送。下面分别予以说明。

(1) 无条件传送方式

在微机系统中,有一些简单的外设,当它工作时,随时都准备好接收 CPU 的输出数据或它的数据随时都是准备好的,CPU 什么时候读它的数据均可以正确地读到。也就是说,外设无条件准备好向 CPU 提供数据或接收 CPU 送来的数据。所以 CPU 可以无条件地向这样的外设传送数据。在 CPU 与这样的外设交换数据的过程中,数据交换与指令的执行是同步的。故有人也称其为同步传送。

在与这类外设进行数据交换时,可以认为只有数据的输入/输出而不再需要如图 8-25 所示的控制信息和状态信息。正如在本书的后面所看到的,在无条件传送方式下,经接口输出的数据常作为控制信号使用,而由接口输入的数据又常作为状态信号来使用。常利用无条件传送的简单外设有许多种。例如,发光二极管、数码管、开关、继电器和步进电机等。

① 输入接口

作为无条件数据输入的例子,来看一下如图 8-26 所示的电路。在图中,把开关 K 看做

是一个简单的外设。K 的状态是确定的，要么闭合，要么打开。当计算机通过外设接口读 K 的状态时，一定会读到指令执行时刻 K 的状态。

在图 8-26 中，利用三态门构成输入接口，它可以是 74LS244。图 8-26 中输入接口的地址为 FFF7H。当 CPU 读接口地址 FFF7H 时，三态门低电平有效的控制端上的或门的输出为低电平。该电平使三态门导通，则开关 K 的状态就通过数据总线 D_0 读到 CPU。判断读入数据 D_0 的状态，即可知 K 的状态。当 $D_0=0$ 时，K 闭合；$D_0=1$ 时，K 打开。例如，可以利用 K 的状态来控制 CPU 执行不同的程序：当 K 闭合时，执行 PROG 1；K 打开时执行 PROG 2。可用下述指令来实现。




图 8-26 开关 K 的输入接口

```
MOV  DX,0FFF7H
IN   AL,DX
TEST AL,01H
JZ   PROG 1
JMP  PROG 2
```

② 输出接口

无条件传送实现数据输出的例子如图 8-27 所示。




图 8-27 锁存器输出接口

在图 8-27 中，发光二极管可以认为是一种最简单的外设，它总是处于准备好的状态，在输出的接口的控制下发光或熄灭。图 8-27 中的锁存器接口使用 74LS273，请特别注意 273 是利用 CP 端的上升沿来锁存数据的。根据图 8-27 中译码器（或门）的输出可以断定，该锁存器输出接口的地址为 0000H。

因为只用锁存器的 Q_0 和 Q_7 输出来控制发光二极管的亮灭，利用下面的程序可使两发光二极管亮灭各 1s 从而进行闪烁。

```
DIPDP: MOV  DX, 0000H
GOON:  MOV  AL, 81H
       OUT  DX, AL                    ;点亮发光二极管
       CALL TIS                       ;延时 1s
       MOV  AL, 00H
       OUT  DX, AL                    ;熄灭发光二极管
       CALL TIS                       ;延时 1s
       JMP  GOON
```

当执行 OUT 指令时，译码器会在 CP 端产生负脉冲，利用该负脉冲的上升沿，将 D_0～D_7 上的数据锁存于 273 的 Q 边。

从上述可见，开关 K 或发光二极管总是准备好的。当读接口时，总可以读到那一时刻 K 的状态。当写锁存器时，二极管总准备好随时接收发来的数据，点亮或熄灭它。以上是两个最简单的例子，用以说明无条件传送的过程。

在与这类外设进行数据交换时，可以认为只有数据的输入/输出而不再需要如图 8-25 所示的控制信息和状态信息。在无条件传送方式下，经接口输出的数据常作为控制信号使用，而由接口输入的数据又常作为状态信号来使用。常利用无条件传送的简单外设有许多种。例如，发光二极管、数码管、开关、继电器和步进电机等。

(2) 查询方式

无条件传送对于那些慢速的或总是准备好的外设是适用的。但是，许多外设并不总是准备好的。CPU 与这类外设交换数据时可以采用程序查询方式。

所谓查询方式就是计算机利用程序不断地询问外部设备的状态，根据它们所处的状态来实现数据的输入和输出。

为了实现这种工作方式，要求外部设备向计算机提供一定的状态信息(或称状态标志)，如图 8-25 中所表示的那样。

当计算机系统中存在多个外设，需利用查询方式工作时，可采用图 8-28 所示的某种方法实现工作。

由图 8-28 可以看到，所表示的多个外设查询方式工作均是对各外设逐个进行轮流查询，并根据其状态决定对其服务。但三种方法又略有不同，最终表现在对外设服务的优先级上。不同的应用场合，可采用不同的查询方法。

从以上分析可以看到，无条件传送适合于简单的外设，不需要专门的状态及控制信息，仅利用简单的接口通过程序即可实现输入/输出。

就查询方式来说，当利用查询方式工作时，CPU 对外设的状态逐一进行查询，发现哪个外设需要服务便对它服务，然后再继续查询。在这种情况下，CPU 就像采用查询方式工作的厂长。在图 8-28(c)方式下，厂长一上班就一个车间接一个车间地逐个询问有无需要厂长处理的问题，若有则厂长加以处理；若没有则转到下一个车间。也就是说厂长不做别的事，就是一个车间接一个车间不停地轮流询问和处理它们的问题。

从上面对查询方式的描述可以看到，这种工作方式有两大缺点。

① 降低了 CPU 的效率。在这种工作方式下，CPU 不做别的事，只是不断地对外设的状态进行查询。在实际工程应用中，对于那些慢速的外设，在不影响外设工作的情况下，CPU 可以抽空做一些别的事。




图 8-28 几种多个外设查询工作

② 外部的突发事件无法做出实时响应。如上面提到的厂长，在他询问一车间有无厂长要处理的问题刚刚离开一车间时，一车间发生爆炸(或大火)等突发事件需要厂长处理，而这时厂长(也就是 CPU)根本不知道事件的发生，也就无法做出处理，必须等到他把全厂其他所有车间询问处理完再回到一车间，才能发现事故，对发生的爆炸(或大火)进行处理。也许这时一切都已经晚了。查询方式的优点在于这种工作方式原理很易理解，实现起来也很容易。因此，在那些对实时性要求不高的工程应用中经常被采用。

一般地说，查询及无条件传送多用于慢速的外设。

8.3 中断方式

中断是计算机中一个非常重要的概念，而且在计算机中应用极为广泛。掌握好中断的概念及其应用是每一个学习计算型计算机的人必须做到的，尤其是在计算机的监测控制系统中，经常会遇到实时处理各种突发事件。因此，在这些系统中一般都会用到中断。显然，一个没有采用中断的检测控制系统要么是一个非常小的系统，要么是一个性能很差的系统。

在计算机系统中，采用中断的优点就在于既能提高 CPU 的效率又是能对突发事件做

出实时响应。这就如同前面提到的那位厂长。在中断方式下，他上班后直接进入办公室，做他的工作或阅读有关企业管理方面的书。某时刻下面的科室或车间发生需要厂长处理的问题时，电话铃响了，厂长暂停读书并用书签插在正在阅读的那一页上，接电话处理下面发生的问题。当问题处理完后，厂长放下电话，找到书签的位置接着读书。

中断方式具有上面所提到的优点，但中断实现起来比较麻烦，调试也比较困难。一旦出现故障需认真仔细地进行排除。

8.3.1 中断的基本概念

1. 中断的概念及中断源分类

在CPU执行程序过程中，由于CPU内部或其外部某种事件发生，强迫CPU暂时停止正在执行的程序而转向对发生的事件进行处理，事件处理结束后又能回到原来中止的程序，接着中止前的状态继续执行原来的程序，这一过程称为中断。

引起中断的事件就称为中断源。中断源的分类各家并不完全统一，但不外乎内部中断源和外部中断源两大类。

由处理机内部产生的中断事件称为内部中断源。例如，当CPU进行算术运算时，除数太小，致使商无法表示、运算发生溢出或执行软件中断指令等情况，都认为是内部中断。

若中断事件是发生在处理器外部，如事件由处理机的外部设备(广义地说)产生时，这类中断源称为外部中断源。例如，某些外设请求输入/输出数据，硬件时钟定时时间到，某些设备出现故障等，均属于这种情况。这里所说的外部设备含义比较广泛，例如，硬件定时器、A/D变换器等均可看做外部设备。

外部中断源产生引起中断的事件，事件发生后，如何告诉CPU以便让它做出处理呢？在CPU上有专门的中断请求输入引线，不同的CPU中断请求引线多少不一，多的可多达十几条而少的则有一两条。

2. 中断的一般过程

在这里是以外部可屏蔽中断(INTR)为例说明中断的一般过程。所谓一般过程就是指无论哪种CPU(或处理器)都存在这样一个过程。并且通过对一般过程的描述，可加深对中断方式工作的理解。可屏蔽中断的一般过程按先后顺序分为如下几步。

(1) 中断请求

当外部设备要求CPU对它服务时，便产生一个有效的中断请求信号。注意这可以是一个电平信号(高电平或低电平)也可以是边沿信号(上升沿或下降沿)，将其加到CPU的中断请求的输入端，即可对CPU提出中断请求。

对于中断请求信号，应注意两个问题：其一是有效的中断请求信号必须保持到被CPU发现；其二是当CPU响应请求后，应当把有效的请求去掉。这样才能保证CPU不会对同一请求造成多次响应，而且也为下一次请求做好了准备。

(2) 中断承认

CPU在一条指令执行的最后一个时钟周期，检测中断请求输入端有无请求发生，然后

决定是否对它做出响应。CPU 承认 INTR 中断请求，必须满足以下 4 个条件。

① 一条指令执行结束。CPU 在一条指令执行的最后一个时钟周期对请求进行检测，当满足要叙述的 4 个条件时，本指令结束，即可响应。

② CPU 处于开中断状态。只有在 CPU 的 IF＝1，即处于开中断时，CPU 才有可能响应可屏蔽中断请求。

③ 没有复位(RESET)、保持(HOLD)和非屏蔽中断请求(NMI)等优先级高于 INTR 的请求发生。在复位或保持请求时，CPU 不工作，不可能响应中断请求；而 NMI 的优先级比 INTR 高，因此 CPU 响应 NMI 而不响应 INTR。

④ 开中断指令(STI)、中断返回指令(IRET)等特殊指令执行完，还需要执行另外的一条指令后才能响应 INTR 请求。

(3) 断点保护

中断事件的发生是随机的，尤其是外部中断。由于要求在中断事件处理结束后必须回到被中断的程序，接着中断前的状态继续向下执行。因此，必须进行断点保护。断点保护一般分为两部分来完成：一部分工作是由 CPU 硬件在中断响应过程中自动完成；另一部分是由程序员在中断服务程序中利用指令来完成。

CPU 在响应中断时，会由 CPU 硬件自动保护断点的部分信息(又称为保护现场)，如图 8-29中断过程示意图(图中用 8086 的指令)所示。如图 8-29 所示中断事件出现在指令 MOV AL,81H 的执行过程中。该指令执行结束且满足其他条件，则 CPU 便对该中断做出响应。CPU 保护该指令执行结束时的断点信息。不同的 CPU 利用其硬件自动保护的断点信息是不一样的。例如 8086 CPU 保护的是在 MOV AL,81H 指令执行结束时，也就是下一条指令第一个指令字节所对应的 CS 和 IP，同时保护这时的标志寄存器 F。而 MCS-51 则只保护当时的 PC(它指向下一条指令的第一个字节)。




图 8-29 中断过程示意图

一般情况下，CPU 硬件自动保护的信息是不够的。如图 8-29 所示，中断在 MOV AL，81H 指令执行结束得到响应，经过一系列工作转向中断服务程序。在中断服务程序中又用到了寄存器 DX 和 AL，改变了它们的内容，则中断返回到被中断的程序并接着中断前的 OUT DX,AL 指令执行时，DX 和 AL 的内容均已被修改。因此，若不采取保护措施必然会发生错误。由于中断是随机发生的，在中断服务程序一开始，要由中断程序设计者保护在本

中断服务程序中用到的所有寄存器，然后才能使用这些寄存器。

可见，断点保护，一部分由 CPU 硬件自动完成，另一部分则由程序设计者完成。这些保护通常是用压入堆栈的方法来实现的。

3. 中断源识别

当计算机系统中存在多个中断源时，例如有多个中断源通过一条中断请求线 INTR 向 CPU 提出请求，一旦做出响应就必须弄清楚是哪一个中断源提出的请求，以便有针对性地对它服务。这就是中断源识别。常用的中断源识别方法有以下两种。

(1) 软件查询：利用输入接口将多个中断源的状态读入，逐个进行查询，查询到是谁就转向对谁服务。

(2) 中断向（矢）量法：所谓中断向量就是中断服务程序的入口地址(也就是中断服务程序的起始地址)。如给每一个中断源分配一个特定的中断服务程序的入口地址(即中断向量)，当某一中断请求得到响应时，CPU 硬件会自动产生该中断的中断向量，自动转向该中断的服务程序。从而将不同的中断源引向不同的中断服务程序。

目前，许多 CPU(或单片机)都采用向量法进行中断源识别。

4. 对中断源服务

当确定了中断源并且进行了断点保护后，接下来就是对具体的中断源的服务。不同的中断源服务不一样，一般根据预先确定的要求编写程序予以实现。其详细情况将在中断优先级控制中说明。

5. 断点恢复和中断返回

这里的断点恢复是指恢复那些由设计者在断点保护时所保护的内容。前面已经提到，在断点保护时一部分寄存器的内容是 CPU 硬件自动保护的，另一些寄存器的内容是由设计者(或程序员)通过程序保护的。这里的断点恢复是恢复设计者所保护的内容，通常用弹出堆栈指令来完成(与保护时的压入堆栈操作相反)。

中断返回是一条 IRET 指令，它的功能就是命令 CPU 自动恢复在断点保护时自动保护的内容。可见，CPU 自动保护的内容由中断返回指令来恢复，而程序员所保护的内容由程序员编程来恢复。

以上就是中断的一般过程。这一过程包括如图 8-29 所示的三条线。

(1) 从请求到进入中断服务程序，即中断响应过程。

(2) 执行中断服务程序。

(3) 中断返回。

这三部分均需花费时间。若整个中断过程，从请求到返回需要 T 时间，则处理器允许该中断的频度 F 为 1/T。在此频度下达到中断饱和。也就是说，在此中断频度下，CPU 只能处理中断，不能再做其他事。

8.3.2 中断优先级控制

在具有多个中断源的计算机中，不同的中断源对服务的要求紧迫程度是不一样的。在

这样的计算机系统中，需要按中断源的轻重缓急来对它们服务。举日常生活中的例子来说，假如医院的急诊医生就是CPU，在其值班时，一个患感冒的病人和一个因车祸大出血的病人同时进入急诊室，则医生一定会首先抢救更加危重的病人，待大出血的病人处理过后再来诊治患感冒的病人。另一种情况是医生正在对感冒的病人进行诊断，这时抬进来因车祸大出血的病人，则医生一定会暂时放下患感冒的病人而去处理更加危重的病人，待危重病人处理结束后再来继续为感冒患者服务。

根据上述思想，在计算机中提出了中断优先级的控制问题。中断优先级控制应当解决这样两种可能出现的情况。

(1) 当不同优先级的多个中断源同时提出中断请求时，CPU首先响应最高优先级的中断源。

(2) 当CPU正在对某一中断源服务时，有比它优先级更高的中断源提出中断请求，CPU能够中断正在执行的中断服务程序而去对优先级更高的中断源进行服务，服务结束后再返回原优先级较低的中断服务程序继续执行。

上面的第(2)点，就是优先级高的中断源可以中断优先级低的中断服务程序，这就形成了中断服务程序中套用中断服务程序的情况，这就是所谓的中断嵌套。而且嵌套可以在多级上进行，形成多级中断嵌套，其示意图如图8-30所示。

在这种情况下，中断服务程序有两种形式：一种是不允许中断的中断服务程序；另一种是允许中断的中断服务程序。两种形式的服务程序框图分别如图8-31(a)和图8-31(b)所示。




图8-30 中断嵌套示意图




图8-31 两种中断服务程序框图

由图8-31可以看到，两种中断服务程序的区别仅在于不允许中断的中断服务程序一直是关中断的，仅在中断返回前开中断，则整个中断服务程序均不会响应中断。而允许中断的中断服务程序中有开中断指令，则允许中断。

对于图8-31，更重要的是读者必须记住并理解一个中断服务程序的基本框架：开始必

须有断点保护，这就是前面提到的由程序员利用指令完成的那一部分。然后要有对中断源的具体服务。服务完后必定要有断点恢复。最后则是中断返回。这个基本框架是设计人员必须遵循的，是非常重要的。

当计算机系统需要中断嵌套工作时，需要编写前面提到的允许中断的中断服务程序。同时，要特别注意，每一次嵌套都要利用堆栈来保护断点，使堆栈内容不断增加，因此，要充分估计堆栈的大小，不要使堆栈发生溢出。

8.3.3 8086(88)的中断系统

8086(88)具有功能很强的中断系统，可以处理256个不同方式的中断。每一个中断赋予一个字节的中断向量码(也称中断类型码)，CPU根据向量码的不同来识别不同的中断源。8086(88)中断源分为两大类，下面将逐一加以介绍。

1. 内部中断源

8086(88)的内部中断主要有5种。

(1) 除法错中断

在8086(88)执行除法指令时，若除数太小，致使所得的商超过了CPU所能表示的数值范围，则CPU立即产生一个向量码(又称中断类型码)为0的中断。因此，除法错中断又称为方式0中断。中断向量码0是由CPU内部硬件自动产生的。

(2) 单步中断

8086(88)CPU的标志寄存器中有一位TF标志——陷阱状态标志。CPU每执行完一条指令都检测TF的状态。如果发现TF=1，CPU产生中断向量码为1的中断，使CPU转向单步中断的程序。单步中断广泛应用于程序的调试，使CPU一次执行一条指令。单步中断的中断向量码01H也是由CPU内部硬件自动产生的。

(3) 断点中断

8086(88)的指令系统中有一条专门用做设置断点的指令，其操作码为单字节CCH。CPU执行该指令产生向量码为3的中断(即方式3中断)。断点中断在调试过程中用于设置断点。断点中断向量码03H亦是由CPU内部硬件自动产生的。

(4) 溢出中断

当CPU进行算术运算时，如果发生溢出，则会使标志寄存器的OF标志置1。如果在算术运算后加一条溢出中断指令INTO，则溢出中断指令测试OF位，若发现OF=1，则发生向量码为4的中断(即方式4中断)。溢出中断的中断向量码04H同样是由CPU内部硬件自动产生的。若发现OF=0，则不发生中断并继续执行该指令后面的指令。

(5) 用户自定义的软件中断

用户可以用INT nnH这样的指令形式来产生软件中断。其中INT为操作符，形成一个字节的操作码；nnH为由用户确定的、一个字节的中断向量码。INT nnH是由用户自己确定的两个字节的软件中断指令。可见，软件中断指令的中断向量码是由程序员(用户)决定的。

总之，无论是内部中断的中断向量或者是CPU已经定死，如除法出错、单步、断点和溢

出中断，或者由用户预先已经给定的中断，当 CPU 响应这些中断时，CPU 本身或通过软件指令即可获得中断向量码。

2. 外部中断

8086(88)有两个信号输入端供外部中断源提出中断请求，下面分别予以说明。

(1) 非屏蔽中断 NMI

如前所述，8086(88)的 NMI 不受 IF 标志的限制。只要是 CPU 在正常执行程序，一旦 NMI 请求发生，CPU 在一条指令执行结束后将对它做出响应。NMI 的请求输入为上升沿有效。

8086(88)CPU 响应 NMI 中断请求时，由 CPU 内部硬件自动产生中断向量码 02H，该向量码决定非屏蔽中断服务程序的入口地址。

(2) 可屏蔽中断请求 INTR

该中断通常简称为中断请求，它受中断允许标志位 IF 的约束。只有当 IF＝1，CPU 才有可能响应 INTR 请求。INTR 高电平有效。

8086(88)CPU 响应 INTR 中断请求与响应内部中断和外部 NMI 中断的方法不同。在 CPU 响应内部中断和 NMI 中断时，是由 CPU 硬件自动形成或由软件指令提供中断向量码。可以认为，中断源在得到 CPU 响应时是与外部没有关系的。

但是，INTR 中断响应则不一样，CPU 的响应过程要做两方面的工作：其一，CPU 首先产生两个连续的中断响应总线周期。在第一个中断响应总线周期，CPU 将地址总线及数据总线置高阻，送出第一个中断响应号$\overline{\text{INTA}}$。在第二个中断响应总线周期，CPU 送出第二个$\overline{\text{INTA}}$信号。该信号启动外部中断系统，通知它将提出中断请求的中断源的一个字节的中断向量码放到数据总线上，CPU 由数据总线获得该中断源的中断向量码。外部中断系统(通常是可编程中断控制器)预先对不同的中断源赋予不同的中断向量码。因此，CPU 获得不同的中断向量码也就可以区分不同的中断源。其二，当 CPU 获得中断源的中断向量码后，再由 CPU 硬件进行断点保护(FLAG，CS，IP)并关中断。然后，根据中断向量码，获得中断源的服务程序入口地址，转向对中断源进行服务。

可见，在获得中断向量码的方式上，INTR 与内部中断和 NMI 中断是不同的。$\overline{\text{INTA}}$的时序如图 8-32 所示。




图 8-32 8088 CPU 的 INTR 中断响应时序

由图 8-32 可见，在响应 INTR 过程中，用两个总线周期。每个总线周期送出一个$\overline{\text{INTA}}$负脉冲。第一个负脉冲用于响应提出中断请求的外设(接口)。第二个负脉冲期间，提出中断请求的外设将其中断源的中断向量码送的数据总线上。CPU 可从数据总线上获取该向量码。图 8-32 是 8088 CPU 的中断响应时序。8086 与其不同之处仅仅在于在两个总线周期间多加了三个空闲的时钟周期。

综上所述，利用图 8-33 表示 8086(88)CPU 的中断响应的全过程。对这一过程，总结如下。




图 8-33　8088(86)中断响应过程

① 由图 8-33 可知，CPU 利用硬件查询各中断源。一条指令执行结束后，先查询的中断的优先级比后面的中断高。因此，除单步外的内部中断(除法、断点、溢出及软件中断指令)的优先级最高。依次是 NMI，INTR，最低优先级为单步中断。

② 各种中断源在响应过程中获取中断向量码的途径是不一样的。除法、溢出、断点、单步及 NMI 均由 CPU 内部硬件产生；软件中断指令的中断向量码包含在其指令中；而 INTR 的中断向量是由 CPU 从数据总线上读取。

获得中断源的中断向量码以后的过程则全都是一样的(如图 8-33 所示)。

③ 特别提醒读者注意的是，如图 8-33 所示的整个过程：从 CPU 硬件查询中断源到 CPU 转到中断服务程序这一复杂的过程，全部都是由 CPU 硬件自动完成的。读者必须记住这个过程，在今后利用中断解决具体的工程问题时，设计人员的工作就在于利用硬件和软件配合 CPU 的这个过程，最终使中断顺利地实现。后面将会看到这一点。

3. 中断向量表

前面提到，中断服务程序的入口地址称为中断向量(或中断矢量)，每一个中断源都具有

它自己的中断服务程序及其入口地址。前面又提到，每一个中断源都具有它自己的中断向量码。那么，中断向量码和中断向量两者有什么关系呢？

中断向量码和中断向量（即中断服务程序的入口地址）是通过如图 8-34 所示的中断向量表建立联系的。




图 8-34 中断向量表

从图 8-34 中可以看到，中断向量表是内存 00000H～003FFH 的一段大小为 1024 个存储单元的区域。存储单元的地址（00000H～003FFH）叫做中断向量表地址，在这些地址中存放着中断向量。中断向量也就是中断服务程序的入口地址，它如何存放呢？每一个中断源都按其中断向量码所决定的地址存放其服务程序的入口地址。

中断服务程序入口的偏移地址存放在：

向量码×4＝中断向量表地址及加 1 的地址

中断服务程序入口的段地址存放在：

向量码×4＝中断向量表地址加 2 及加 3 的地址

如上所述，除法中断服务程序的入口地址的偏移地址就存放在 00000H 和 00001H 单元中，而入口地址的段地址就存放在 00002H 和 00003H 单元中。如图 8-33 所示，当除法中断发生后，CPU 响应的最后步骤就是由中断向量码（00H）×4 构成的中断向量表地址，即从 00000H 和 00001H 单元取出事先放好的中断服务程序入口的偏移地址放进 IP，而将 00002H 和 00003H 单元中取出事先放好的中断服务程序的段地址放到 CS 中。则从下一个总线周期开始，CPU 一定转向除法中断服务程序入口地址，开始执行服务程序。对于其他中断源，其思路与除法中断一样。

中断服务程序的入口地址（即中断向量）必须事先填写到中断向量表中。填写中断向量表可用下面两种方法。

（1）直接编程序填写中断向量表

若某中断源的中断向量码为 48H，而该中断的中断服务程序名称为 TIME。则可编写如下程序填写到中断向量表。

```
SEDITV: MOV  DX, 0000H
        MOV  DS, DX
        MOV  SI, 0120H                ;中断向量码 48H×4=0120H
        MOV  DX, OFFSET TIME          ;取服务程序入口的偏移地址
        MOV  [SI], DX
        MOV  DX, SEG TIME             ;取服务程序入口的段地址
        MOV  [SI+2], DX
```

在该程序中，将 TIME 的移偏地址放在了向量码 48H×4＝0120H 及其加 1 的单元中，

也就是中断向量表地址 00120H 和 00121H 中，而把 TIME 所在段的段地址放在了向量码 48H×4＝0120H 的加 2 和加 3 的单元中，即 00122H 和 00123H 中。

(2) DOS 系统调用填写中断向量表

若在 DOS 下工作，则可采用 DOS 系统调用，调用步骤如下。

INT 21H 的功能 25H

25H→AH

中断向量码→AL

中断服务程序段：偏移量→DS：DX

程序如下：

```
MOV  AH, 25H                    ;功能号
MOV  AL, 48H                    ;中断向量码
MOV  DX, SEG TIME
MOV  DS, DX
MOV  DX, OFFSET TIME
INT  21H
```

这样一来，就将中断向量码和中断服务程序的入口地址通过中断向量表联系在一起，而且每个中断向量码(也就是每个中断源)在中断向量表中占有 4 个地址，其中 2 个地址放中断服务程序入口地址的偏移地址，另 2 个地址放中断服务程序入口地址的段地址。由于 8088 CPU 有 00H～FFH 共 256 个中断源，所以中断向量表也只有 1KB 大小。

8.3.4 中断控制器 8259

前面曾经提到，可编程中断控制器是最常用的解决中断优先级控制的器件。中断控制器 8259 具有很强的控制功能，它能对 8 个或通过级联对更多个中断源实现优先级控制。通过提供不同的中断向量码来识别这些中断源，为用户构成中断系统提供强有力的手段。

现在开始，将介绍一些功能强大的可编程器件。这些可编程器件结构复杂，使用灵活。从应用角度出发，主要是介绍如何用好它们，来完成所需的功能。读者应从以下几个方面来认识并最终用好它们。

(1) 弄清楚芯片外部引线的功能。只有熟悉每一条引线，在将来工程应用中才有可能将芯片连接到系统总线上。

(2) 了解芯片的工作方式或工作特点。以便将来遇到具体的工程问题，能够知道该利用芯片的哪种工作方式或哪些工作特性来解决问题。

(3) 理解芯片内部的控制字、命令字、状态字。以便在具体应用时能选择控制字、命令字并利用状态字对芯片编程。

(4) 了解芯片所占的接口地址，以利于对芯片的具体连接。


(5) 在上述的基础上，实现对芯片的初始化及具体应用。

上述几个方面是学习和应用每一块可编程芯片都必须注意到的。但由于还没有具体介绍芯片，读者不一定能理解。当学到本书后面的章节时会逐渐有所体会。

下面开始具体介绍可编程中断控制器 8259。

1. 8259 的外部引线

可编程中断控制器 8259 外部引线及内部结构简图如图 8-35(a)和图 8-35(b)所示。



(a) 8259引线图　　(b) 8259内部结构简图

图 8-35　8259 中断控制器

8259 中断控制器的引线及功能说明如下。

$D_0 \sim D_7$ 为双向数据线，与系统总线的数据线相连接。编程时控制字、命令字由此写入。中断响应时，8259 的中断向量码由此送到数据总线上，提供给 CPU。

$\overline{WR}$，$\overline{RD}$为写和读控制信号，与系统总线的写，读信号相连接。

$\overline{CS}$为片选信号，只有$\overline{CS}$为低电平时，才能实现 CPU 对 8259 的写或读操作。通常在系统中连接地址译码器。

A_0 是 8259 内部寄存器的选择信号。它的不同状态，对应不同的内部寄存器。使用中，通常接地址总线的某一位，例如 A_1 或 A_0 等。

INT 为 8259 的中断请求输出信号，可直接接到 CPU 的 INTR 输入端。

$\overline{INTA}$为中断响应输入信号。在中断响应过程中，CPU 的中断响应信号由此端进入 8259。

$CAS_0 \sim CAS_2$为双向级联控制线。当多个 8259 级联工作时，其中一片为主控级芯片，其他均为从属级芯片。主控级芯片的 $CAS_0 \sim CAS_2$ 作为输出，连接到各从属级芯片 $CAS_0 \sim CAS_2$ 上(输入)。当某从属 8259 提出中断请求时，主控级 8259 $CAS_0 \sim CAS_2$ 送出相应的编码给从属级，使从属级中断被允许。

$\overline{SP}/\overline{EN}$为双功能引线。当工作在缓冲模式时，它为输出，用以控制缓冲传送；在非缓冲模式时，它用做输入。当$\overline{SP}=1$时，指定 8259 芯片为主控级；$\overline{SP}=0$时，指定它为从属级。

$IR_0 \sim IR_7$ 中断请求输入端。其他外设中断请求可加在 8259 的 $IR_0 \sim IR_7$ 的任一端上。该信号可以是上升沿有效提出中断请求，也可以是高电平有效提出中断请求，由程序指定。

图 8-35(b)给出了 8259 的内部结构简图。芯片内部结构并不重要。只要求了解其中

三个状态寄存器。

(1) 中断请求寄存器(IRR)。该寄存器是一个8位寄存器,用以保存外部中断源(IR_0～IR_7)的等待响应的中断请求信号。此寄存器的每一位对应一个中断源,当某中断源有请求时,则其相应位为1。一旦得到响应,其相应位复位为0。

(2) 中断屏蔽寄存器(IMR)。这个8位寄存器的每一位对应一个外部中断源的屏蔽或开放。当某一位为1时,它所对应的IR将被屏蔽;为0时则开放。

(3) 中断服务寄存器(ISR)。该8位寄存器保存正在被服务的中断源。哪个IR正在被服务,则ISR的相应位为1,在需要用命令来结束中断时,此状态一直保持到该中断处理结束。结束服务,则ISR的相应位为0。

上述三个寄存器的具体应用见下面的说明。

2. 8259的工作方式

通过编程,可以设置8259的不同工作方式,以便适应不同环境的需要。这也说明8259工作的灵活性和适应性。

(1) 8080/85与8086/88工作模式

8259可以应用于8080(85)的8位机系统中,也可以用于8086(88)的16位机系统中。利用初始化命令字(见后)可以指定8259是工作在8080/85系统模式下还是工作在8086/88模式下。

当8259工作在8080/85模式时,它能很好地与8080/85CPU中断响应过程相配合。在中断响应过程中,8080/85先后送出3个$\overline{\text{INTA}}$脉冲,加到8259上。在此工作模式下,8259收到第一个$\overline{\text{INTA}}$脉冲就立即将CALL指令操作码CDH通过数据总线传送给CPU。接着CPU送出第二个$\overline{\text{INTA}}$脉冲,8259再次通过数据总线将中断服务程序的入口地址的低8位传送给CPU。第三个$\overline{\text{INTA}}$脉冲时,8259将中断服务程序入口地址的高8位地址传送给CPU。这样一来,CPU就能很方便地在中断响应时转向中断服务程序。

在8086/88模式下,响应中断过程中,CPU产生两个$\overline{\text{INTA}}$脉冲。这时,8259内部使用第一个$\overline{\text{INTA}}$脉冲;在第二个$\overline{\text{INTA}}$脉冲期间,8259通过数据总线将中断源的1个字节的中断向量码送到数据总线上并传送给CPU。

(2) 8259的中断优先级管理方式

① 一般完全嵌套方式。又称为固定优先级方式,在此方式下,8个中断源由IR_0到IR_7优先级依次降低,即IR_0最高而IR_7最低固定不变。优先级高的可嵌入优先级低的服务程序。

② 自动循环优先级方式。该方式规定刚刚服务结束的中断源优先级最低,它的下一个中断源优先级最高并依次降低。可见,8个中断源谁都可能获得最高优先级。当然,在设置自动循环优先级方式开始,总是IR_0的优先级最高。

③ 特殊循环优先级方式。这种方式是在主程序或中断服务程序中利用命令来一次指定某一中断源的优先级最低。这就意味着它的下一个中断源的优先级最高并依次降低。一次指定后,开始自动循环。

④ 特殊全嵌套方式。该方式与完全嵌套方式基本相同。所不同的是在完全嵌套方式下,某一中断源请求得到响应后,则该中断源及其低于该级的中断源的请求不再响应,只有

高于该级中断源的请求才可以得到响应。而在特殊全嵌套方式下，某一中断源请求得到响应后，它仍允许同级（该级）中断请求并能得到响应。

这种方式主要用于级联方式工作。主控芯片采用该方式，才能实现从属芯片的优先级控制。

（3）8259的屏蔽方式

有关8259的中断屏蔽需弄清楚如下这样一些概念。

① 8259在某一中断请求得到响应时，会使ISR中的相应位置1。此时，8259的优先级判决电路就会禁止所有优先级等于或低于它的中断请求，除非再用其他命令来改变这种情况。这是利用ISR实现的屏蔽。这种屏蔽随着该中断服务结束，使它在ISR中的相应位清0而结束。

② 利用命令的一般屏蔽。可以利用后面要提到的OCW 1使某些位对应的中断源屏蔽。该命令写入中断屏蔽寄存器IMR中，可以屏蔽置1位所对应的中断源。

③ 特殊屏蔽方式。如前所述，中断响应后，利用ISR中的相应位置1，只能屏蔽同级或更低级的中断源。特殊屏蔽则可以屏蔽更高级的中断源，而使得低级中断源获得响应，嵌套到高优先级的中断服务程序中。

特殊屏蔽方式利用OCW 3来设置，然后再利用OCW 1将当前正在服务的中断加以屏蔽，这就可以使ISR中当前中断所对应的位清0。从而使所有未被OCW 1屏蔽的中断源，包括优先级最低的中断源都有可能得到响应。

（4）中断结束方式

① 自动结束。当系统中只有一片8259且不会出现中断嵌套时，可以采用自动结束方式。

当8259设置为自动结束时，中断响应的第二个$\overline{\text{INTA}}$负脉冲将清除ISR中的相应位，从而认为中断结束。实际上这时中断服务程序尚未执行。因此，这种中断结束方式不允许中断嵌套。

② 一般结束方式。此方式用在一般全嵌套方式下，由CPU利用程序发送结束命令（EOI）给8259，使8259中ISR中优先级最高的置1位清0，从而结束该位所对应的中断。该命令是利用OCW 2的最高3位为001来实现的。

③ 特殊结束方式。在非一般全嵌套方式下，中断优先级在不断发生改变，无法利用ISR中的置1位来确定当前正处理的是哪一级中断。这时就要用特殊结束命令（SEOI）来结束所指定的那一级中断。此时OCW 2的高3位为011，而最低3位的编码指定要结束的中断源。

（5）中断触发方式

8259有8个外部中断源输入端IR_0～IR_7，它们的请求触发方式有两种，都可编程设置。

① 电平触发。利用IR_x上的高电平触发中断请求。高电平应维持到中断响应的第1个$\overline{\text{INTA}}$负脉冲结束之前。一旦该响应脉冲结束，高电平也应撤销，以防止产生该电平的第二次响应。

② 边沿触发。利用加到IR_x上信号的上升沿触发中断请求，而高电平则不表示有中断

请求。

在边沿触发方式时，应注意在上升沿产生后的高电平应持续到第 1 个$\overline{\text{INTA}}$脉冲结束，甚至可以一直保持高电平。

无论哪种触发方式，若高电平持续时间很短，则 8259 将自动规定该中断由 IR_7 进入。利用这一特性可以克服系统中的窄脉冲干扰。当有大的窄脉冲干扰时，可将相应的 IR_7 的中断服务程序用一条 IRET 来实现。显然，若能将请求脉冲保持必要的宽度且系统中没有大的窄脉冲干扰时，IR_7 是可以利用的。只要在 IR_7 的中断服务程序中读 ISR 并查询其状态是否是正常的中断请求即可。因为正常的 IR_7 中断会使 ISR 的 D_7 置 1。

3. 8259 的内部控制字

8259 的功能是很强的，在它工作以前必须通过软件命令它做什么。只有在 8259 接收了 CPU 的命令后，它才能按照命令所指示的方式工作，这就是对 8259 的编程。CPU 命令分为两大类：一类是初始化命令字(ICW)，主要使 8259 处于初始状态；另一类是操作命令字(OCW)，使处于初始状态的 8259 去执行具体的某种操作方式。操作命令字可在 8259 初始化后的任何时刻写入。

(1) 初始化命令字

① 初始化命令字 ICW 1。在 $A_0=0$，$D_4=1$ 时为写入，各位的功能如图 8-36 所示。




图 8-36 初始化命令字 1(ICW 1)

② 初始化命令字 ICW 2。在 8080/85 模式下，它为中断入口地址的高 8 位，与 ICW 1 的 $D_7 \sim D_5$ 形成的低 8 位构成 16 位的入口地址。在 8086/88 模式下，仅用 ICW 2 提供不同中断源的中断向量码。当中断响应时，再根据中断向量表获得入口地址。ICW 2 如图 8-37 所示。




图 8-37 初始化命令字 2(ICW 2)

ICW 2 所规定的中断向量码如表 8-1 表示。在表 8-1 中，设计人员在编程时只需规定 ICW 2 中的 $T_3 \sim T_7$ 即可，低 3 位是隐含默认的。从而形成了中断源 $IR_0 \sim IR_7$ 的中断向量码。

表 8-1 ICW 2 构成 $IR_0 \sim IR_7$ 的中断向量码

IR	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
7	T_7	T_6	T_5	T_4	T_3	1	1	1
6	T_7	T_6	T_5	T_4	T_3	1	1	0
5	T_7	T_6	T_5	T_4	T_3	1	0	1
4	T_7	T_6	T_5	T_4	T_3	1	0	0
3	T_7	T_6	T_5	T_4	T_3	0	1	1
2	T_7	T_6	T_5	T_4	T_3	0	1	0
1	T_7	T_6	T_5	T_4	T_3	0	0	1
0	T_7	T_6	T_5	T_4	T_3	0	0	0

③ 初始化命令字 ICW 3。该字是用于多片 8259 级联的。在主控 8259 中，ICW 3 的每一位对应一个 IR 输入。哪一位为 1，表示相应的 IR 接从属 8259。例如，主控 8259 的 IR_4 和 IR_7 接从属 8259，则主控 8259 和 ICW 3 的 D_4 和 D_7 必须为 1，而其他不接从属 8259 的各位均为 0。

从属 8259 的 ICW 3 的最低三位的编码用以表示该从属 8259 接至主控 8259 的 IR 编号。例如，从属 8259 芯片接主控的 IR_4，则从属 ICW 3 的 $D_0 \sim D_2$ 的编码为 100B(4)。两个 ICW 3 如图 8-38 所示。




图 8-38 初始化命令字 3(ICW 3)

④ 初始化命令字 ICW 4。该 ICW 4 各位的功能如图 8-39 所示。




图 8-39 初始化命令字 4(ICW 4)

ICW4 中的 AEOI 位用于规定中断结束方式。该位为 0，则规定必须利用程序命令来结束中断，详见 OCW 2 的内容。当该位为 1 时，规定为自动结束。

BUF(ICW 4 的 D3)用来指示 8259 的数据线 $D_0 \sim D_7$ 与系统总线 $D_0 \sim D_7$ 的连接中有无缓冲器。如果有缓冲器，则在中断响应过程中应打开缓冲器，保证在这时传送中断向量码。而在对 8259 编程时，要保证数据正确地写入 8259，这时，可用 8259 的$\overline{SP}/\overline{EN}$信号输出作为控制信号。

在非缓冲方式下，$\overline{SP}/\overline{EN}$用来指定本 8259 是主控芯片还是从属芯片。当$\overline{SP}=1$ 时为主片；SP＝0 时为从属片。

(2) 操作命令字 OCW

在对 8259 用初始化命令字初始化之后，它就进入工作状态，准备好接收 IR 端进入的中断请求。在 8259 工作期间，可随时写入操作命令字，使 8259 按照操作命令字的规定来工作。操作命令字有 3 个，可单独使用。

① 操作命令字 OCW 1。它用于设置对 8259 中断的屏蔽操作。当这个 8 位的操作命令字的某一位置 1 时，它就屏蔽相对应的 IR 的输入。如图 8-40 所示，当 M0＝1 时，屏蔽 IR_0；M1＝1 时，屏蔽 IR_1，以此类推。未被屏蔽的 IR 可继续正常工作。




图 8-40　操作命令字 1(OCW 1)

② 操作命令字 OCW 2。该命令字具有多种功能，主要用于设置优先级、循环方式及中断结束方式等。OCW 2 各位的定义如图 8-41 所示。




图 8-41　操作命令字 2(OCW 2)

操作命令字各位功能描述如下。

R 为优先级循环控制位，R＝1 为循环优先级；R＝0 为固定优先级。

L_2，L_1，L_0 为系统最低优先级编码，用它们的编码来指定哪个 IR 优先级最低。

EOI 是中断结束命令。该位为 1 时，将复位现行中断的中断服务寄存器 ISR 中的相应位。在非自动 EOI 的情况下，需要用 OCW 2 来复位当前最高优先级所对应的位。

SL 用于选择 L_2，L_1，L_0 编码。当 SL＝1 时，$L_2 \sim L_0$ 编码有效；SL＝0 时，$L_2 \sim L_0$ 编码无效。

OCW 2 的具体功能如表 8-2 所示。

③ 操作命令字 OCW 3。OCW 3 可以用设置查询方式、特殊屏蔽方式，还可以读 8259 的中断请求寄存器 IRR 和中断服务寄存器 ISR 的当前状态。OCW 3 各位功能如图 8-42 所示。

表 8-2 OCW 2 控制格式

D_7 R	D_6 SL	D_5 EOI	D_4 0	D_3 0	D_2 L_2	D_1 L_1	D_0 L_0	含 义
0	0	1			…	…	…	一般结束命令,使 ISR 中正在服务位清 0
0	1	1			L_2	L_1	L_0	特殊结束命令,将 L_2～L_0 指定的 ISR 中的相应位清 0
1	0	1			…	…	…	自动循环命令,结束正在执行的中断,并使其优先级最低
1	0	0			…	…	…	设置自动循环命令,IR_0 优先级最低
0	0	0			…	…	…	清除自动循环命令,变为固定优先级
1	1	0			L_2	L_1	L_0	优先级设置命令,L_2 L_1 L_0 指定的 IR 优先级最低
1	1	1			L_2	L_1	L_0	结束由 L_2 L_1 L_0 指定的中断(ISR 指定位清 0)并使 L_2 L_1 L_0 指定的中断优先级最低
0	1	0			…	…	…	无效




图 8-42 操作命令字 3(OCW 3)

OCW 3 的 bit[6]和 bit[5]用于设置特殊屏蔽和撤销特殊屏蔽。当将两位同时为 1 的 OCW 3 写入 8259 后,8259 可以响应任何未被屏蔽的中断源。用完此状态后,若再将 ESMM=1,SMM=0 的 OCW 3 再写入 8259,则 8259 将恢复为未设置特殊屏蔽前的优先级方式。

OCW 3 的 P 位为查询方式控制位。当 CPU 向 8259 写入 P=1 的 OCW 3 后,只要接着执行一条输入指令,则加到 8259 引脚上的$\overline{RD}$有效信号就可以使 8259 送出了一个查询字节,该字节刚好通过这条输入指令读到 CPU 的 AL 中。查询字节的格式如图 8-43 所示。

D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
I	×	×	×	×	W_2	W_1	W_0

图 8-43 查询字节的格式

其中 I=1 表示有中断;I=0 表示无中断。W_2、W_1、W_0 的编码用来表示具有最高优先级的中断是哪一个 IR。

查询方式常用在中断源超过 64 个的情况,一般较少使用。

OCW 3 的最后两位编码用来指定读 ISR 还是 IRR。因为 IRR 和 ISR 共用一个地址,故由 OCW 3 事先加以选择。

4. 8259 的寻址

8259 的外部只有一条地址线 A_0,因此它只占两个接口地址。从上面的内容可以看到,要

写入 8259 中的命令字有许多个。如何利用有限的地址读写更多的状态字和命令字，这就是接口的寻址所考虑的问题。在可编程器件中，经常采用下列方法解决这个问题。

(1) 利用命令字(或控制字)中的某一位或某几位来标明该字是什么字。例如，对同一地址写入命令字 $D_4=1$ 的一定是 ICW 1；而 $D_4=0$，$D_3=0$ 的命令字一定是 OCW 2；$D_4=0$，$D_3=1$ 的是 OCW 3。因此，尽管都写入同一地址，但不会出错。

(2) 依据顺序。可编程芯片规定先写入的是哪个字，后写入的是什么字，再写入的是什么字，必须严格按所规定的顺序。尽管写入的是同一地址，但不会产生混乱。

(3) 根据命令字的某一位或某些位的状态。例如，8259 中 ISR 和 IRR 共用同一个地址。为了加以区别，在读出某个寄存器的状态前，必须先利用 OCW 3 的最低两位的编码来指定是哪一个寄存器，然后再去读那个地址。

(4)利用专门的触发器或寄存器的状态作为指针。当状态为 1 时和状态为 0 时分别指向同一地址的不同的字。

上述方法在这里和后面的可编程器件中都会遇到。8259 的寻址如表 8-3 所示。

表 8-3　8259 寻址控制

A_0	D_4	D_3	$\overline{RD}$	$\overline{WR}$	$\overline{CS}$	操　作
0	×	×	0	1	0	先由 OCW 3 指定，可读出 IRR 或 ISR 的内容
1	×	×	0	1	0	读出 IMR 的内容
0	0	0	1	0	0	写入 OCW 2
0	0	1	1	0	0	写入 OCW 3
0	1	×	1	0	0	写入 ICW 1
1	×	×	1	0	0	顺序写入 ICW 2，ICW 3，ICW 4，OCW 1

从表 8-3 中可以看到，利用$\overline{CS}$有效选中 8259，再利用 A_0 来寻址不同的寄存器和命令字，A_0 只可能有两个状态。因此，在硬件系统中，8259 仅占两个外设接口地址。初始化命令与操作命令还利用命令字中的 D_3，D_4 及写入的顺序加以区别。

5. 8259 初始化

前面已经提到，8259 仅占两个接口地址。在利用各种命令对其初始化时，一方面利用这两个地址，同时利用命令字中 D_4 和 D_3 的状态及命令字的写入顺序对这些命令加以区分，做到有条不紊地初始化 8259。

对 8259 初始化的命令字的写入顺序如图 8-44 所示。其中 ICW 2 必须跟在 ICW 1 之后，这就是顺序问题。后面的 ICW 3 和 ICW 4 是否需要初始化，取决于 ICW 1 命令字的内容。ICW 2，ICW 3，ICW 4 均使用同一个地址，这就决定了图 8-44 所示的初始化顺序。初始化后 8259 可接收操作命令。

假定在微机系统中只有一片 8259，所占的接口地址为 FF00H 和 FF01H。

下面是 8259 的初始化程序。




图 8-44　8259 初始化顺序

```
SET59A: MOV    DX,0FF00H          ;8259A 的地址,A0=0
        MOV    AL,13H             ;ICW 1,LTIM=0,单片,需要 ICW 4
        OUT    DX,AL              ;上升沿产生中断
        MOV    DX,0FF01H          ;8259 地址,此时 A0=1
        MOV    AL,48H             ;ICW 2,中断向量码
        OUT    DX,AL
        MOV    AL,01H             ;ICW 4,8086/88 模式,非自动 EOI
                                  ;非缓冲
        OUT    DX,AL              ;方式一般全嵌套
        MOV    AL,0E0H            ;OCW 1,屏蔽 IR5,IR6 和 IR7
        OUT    DX,AL
```

前面已经提到,8259 的内部寄存器 IMR,ISR 和 IRR 的内容是可以读出进行查询的。

由于 IMR 有单独的地址,可以直接在 $A_0=1$ 时读出。而要读出 ISR 或 IRR,则必须先向 8259 写入 OCW 3。下面就是读出 ISR 的程序。

```
        MOV    DX,0FF00H          ;对应 A0=0
        MOV    AL,0BH             ;0BH 为 OCW 3
        OUT    DX,AL              ;OCW 3 写入 8259
        IN     AL,DX              ;读出 ISR 的内容,放在 AL 中
```

6. 应用

在 8086(88)系统中,要用好 8259,需做好以下三件事。

(1) 连接 8259 到 8086 系统

将 8259 连接到 8086(88)系统总线上的连接图如图 8-45 所示。




图 8-45 8259 与系统总线连接图

若在图 8-45 所示的 8259 上，将周期为 20ms 的对称方波接在 IR_4 上，以便每 20ms 产生一次定时中断，并且利用此定时中断建立时、分、秒电子时钟。因此，需要对连接好的 8259 初始化，初始化程序前面已给出，参见前面的程序。

(2) 编写中断服务程序

编写 8259 中断源的中断服务程序，针对 20ms 产生一次的定时中断，中断服务程序编写如下。

```
CLOCK  PROC   FAR
       PUSH   AX
       PUSH   DS
       PUSH   SI
       PUSH   DX                    ;程序进行的断点保护
       STI                          ;开中断
       MOV    DX,SEG TIMER
       MOV    DS,DX
       MOV    SI,OFFSET TIMER
       MOV    AL,[SI]               ;取 50 次计数单元
       INC    AL
       MOV    [SI],AL
       CMP    AL,50                 ;判 1s 到否
       JNE    TRNED
       MOV    AL,0
       MOV    [SI],AL
       MOV    AL,[SI+1]             ;取 60s 计数
       ADD    AL,1
       DAA
       MOV    [SI+1], AL
       CMP    AL, 60H               ; 判 1min 到否
       JNE    TRNED
       MOV    AL,0
       MOV    [SI+1],AL
       MOV    AL,[SI+2]             ;取 60min 计数
       ADD    AL,1
       DAA
       MOV    [SI+2],AL
       CMP    AL,60H                ;判 1h 到否
       JNE    TRNED
       MOV    AL,0
       MOV    [SI+2], AL
       MOV    AL,[SI+3]             ;取小时计数
       ADD    AL,1
       DAA
       MOV    [SI+3],AL
       CMP    AL,24H
       JNE    TRNED
```

```
        MOV     AL,0
        MOV     [SI+3], AL
TRNED:  MOV     DX,0FF00H
        MOV     AL,20H                  ;结束中断命令
        OUT     DX,AL
        POP     DX
        POP     SI
        POP     DS
        POP     AX
        IRET
CLOCK   ENDP
```

(3) 填写中断向量表

要做的第三件事就是将中断服务程序的入口地址(即中断向量)填到中断向量表中。

在本节前面介绍中断向量表时,已将如何填写中断向量表的两种方法加以说明。在此,仅就用其中第一种方法将程序写如下。

```
IRVTB:  MOV     DX,0000H
        MOV     DS,DX
        MOV     BX,0130H                ;IR4 中断向量码为 4CH,4CH×4=130H
        MOV     DX,SEG CLOCK
        MOV     [BX+2], DX
        MOV     DX,OFFSET CLOCK
        MOV     [BX],DX
```

做好了上述3项工作之后,电子时钟在中断方式之下便可工作。工作前需要修改时、分、秒单元,使起始时间准确。而后,任何时候,读出时、分、秒单元的内容,便可以知道当时的时间。

8.4 直接存储器存取(DMA)

8.4.1 DMA 概述

前面已经介绍了计算机系统中常用的数据输入/输出方法。这些方法对应付慢速及中速外设的数据交换是比较合适的。因此,在速率不是很高的场合下,这些数据输入/输出方法获得了非常广泛的应用。

当高速外设要与计算机内存进行快速传递数据时,无论是采用查询方式还是中断方式,都要执行程序。CPU 执行指令是需要花时间的,这就不可能使数据传送率提高。利用程序,CPU 从内存(或外设)读数据到累加器(或寄存器),然后再写到接口(或内存)中,若包括修改内存地址,判断数据块是否传送完,8088 CPU(时钟接近 5MHz)传送一个字节约需要几十微秒的时间。由此可大致估计出用程序方法的数据传送速率约为每秒几十 K 字节。

为了能够实现高速率传送数据,人们提出了直接存储器存取(DMA)这种方法。

8.4.2 常用的方法

计算机中，常用的 DMA 方法有如下几种。

1. CPU 停止工作

在许多 CPU 上都有总线请求(BUSRQ)和总线响应(BUSAK)信号(或者是保持请求 HOLD 和保持响应 HLDA 信号)。利用请求信号可以使 CPU 放弃对系统总线的控制权，使 CPU 停止工作，将系统总线让给 DMA，从而实现 DMA 传送。当 DMA 用完系统总线后，再将系统总线的控制权交给 CPU，下面再详细说明。

2. 周期挪用

周期挪用可有如下两种情况。

(1) 固定挪用周期

在某些 CPU 中，由于考虑到 CPU 从内存取出指令操作码后，要对指令进行分析和译码，此时不会使用系统总线。因此，在设计取指周期时留出一段时间专门用于 DMA 传送，其思路如图 8-46 所示。




图 8-46 周期的挪用示意图

由图 8-46 可以看到，该 CPU 的取指令操作码周期是 4 个时钟周期，其中用两个时钟周期从内存取出指令操作码，另外两个时钟周期可用于 DMA 传送。由于每一条指令都会有取指令操作码的周期，因此，每执行一条指令都会有一次 DMA 的传送，但传送时间只有两个时钟周期。

(2) 周期延长

在许多 CPU 上都有就绪(READY)信号(或等待 WAIT 信号)，这种信号的作用就是延长 CPU 的机器周期(或总线周期)。例如，某 CPU 正常读写内存为 4 个时钟周期，若遇到慢速内存时，可利用 READY 信号将此读写内存的周期延长为 5 个、6 个或任意多种时钟周期。

利用上述通过 READY 信号可以延长访问内存时间的思想，在延长的周期里可以不是用于等待慢速内存，而是用这段延长的时间实现 DMA 传送。这种 DMA 方式如图 8-47 所示。

在图 8-47 中，在一个机器周期里，利用 READY 信号将此机器周期延长若干个时钟周期，在延长的这些时钟周期里用来实现 DMA 传送。DMA 传送结束，CPU 继续执行完它的机器周期。早期用 8088 CPU 构成的 PC 中，其 DMA 传送就是用的这种方法。




图 8-47 周期延长实现 DMA 传送

3. CPU 与 DMA 交替分时工作

利用专门的机制将时间分片，一片时间总线为 CPU 所用，用以实现 CPU 的机器周期；而另一时间片则将总线交由 DMA 控制，用以实现 DMA 传送。两者交替进行，其示意图如图 8-48 所示。




图 8-48 CPU 与 DMA 分时工作示意图

由于 DMA 不像 CPU 的工作每时每刻都在进行。DMA 传送一般只是偶尔为之。因此，这种方式实现起来比较简单，但有时会使总线闲置而影响 CPU 的处理速度。而另外两种方式都是在需要进行 DMA 传送时才占用系统总线，故它们能更好地提高总线的利用效率。

8.4.3 DMA 的一般过程

1. 概述

要实现 DMA 传送，目前都采用大规模集成电路芯片 DMA 控制器(DMAC)。DMAC 内部结构很复杂，例如 Intel 的 8237 就有 4 个独立的 DMA 通道，可实现以下功能。

(1) 单字节传送。

(2) 数据块传送，一次将一个数据块传完。

(3) 请求传送，即有请求就传，无请求就停止传送。

(4) 当一片 8237 的 4 个通道不够用时，还可以多片级联，构成更多个 DMA 通道。DMAC 的多个通道可实现优先级控制。

一片 DMAC 内部有几十个寄存器，而且一定包括内存地址寄存器和传送数据字节计数器。有关的寄存器不再说明。

在 CPU 控制系统总线执行程序时，DMAC 作为接口接在系统总线上。这时它是作为总线上的一个接口存在的。此时，CPU 可以执行一段程序对它初始化，包括将传送的内存起始地址写入内存地址寄存器、将要传送的字节数写入字节计数器等。

当DMA请求得到CPU响应，DMAC便获得总线控制权。此时，DMAC作为系统总线的控制器，控制系统总线完成DMA传送。可见，在不同情况下，DMAC扮演两种不同的角色。

2. 传送过程

在DMAC初始化后，一旦请求发生，DMA的工作过程大致如下。

(1) 外设向DMAC发出DMA传送请求。

(2) DMAC通过连接到CPU的保持请求HOLD信号向CPU提出DMA请求。

(3) CPU在完成当前总线周期后会立即对DMA请求作出响应。

CPU的响应包括两个方面：一方面，CPU将控制总线、数据总线和地址总线置高阻，即CPU放弃对总线的控制权；另一方面，CPU将有效的HLDA信号加到DMAC上，以此来通知DMAC，CPU已经放弃了总线的控制权。

(4) 待CPU将总线置高阻——放弃总线控制权，DMAC向外设送出DMAC的应答信号并立即开始对总线实施控制。

(5) DMAC送出地址信号和控制信号，实现外设与内存或内存与内存的数据传送。

(6) DMAC将规定的数据字节传送完之后，通过向CPU发HOLD信号来撤销对CPU的DMA请求。CPU收到此信号，一方面使HLDA无效，另一方面又重新开始控制系统总线，实现正常的运行。

上述过程的示意图如图8-49所示。




图8-49 DMA传送一般过程示意图

在图8-49中，要特别说明的是在第(3)点中CPU放弃总线控制权时，还必须利用有关信号(如HLDA)控制BUS形成电路，使其放弃总线(置高阻)，避免在DMA的传送过程中发生总线竞争，以保证将内总线的控制权交给DMAC。

8.5 通道方式

8.5.1 通道方式的特点

通道方式是在一种称为IO通道处理机(或称IO通道控制器)的控制部件控制下，实现计算机与外设间数据输入/输出的方法。其主要特点如下。

(1) CPU 将数据传送的控制功能交给 IO 通道处理机去完成，可以实现两者的并行工作。

(2) IO 通道处理机接在系统总线上，接收来自 CPU 的命令。同时，它又通过自身的总线与外设的设备控制器相连接，如图 8-50 所示。




图 8-50 计算机的通道结构图

(3) 整个系统分为三级管理：CPU 管理通道、通道管理设备控制器和设备控制器管理外设。

8.5.2 通道的类型

根据通道的工作方式，通道分为如下几种类型。

1. 选择通道

在这种类型的通道上，可以连接多台设备。但是，这些设备不能同时工作，在某一时间段内，只能选择一台设备工作。

选择通道上所连接的是高速设备。数据传送以数据块为基本单位，一旦某一设备的通道程序开始执行，则直到整个数据块传送结束，才能执行其他设备的通道程序。

这种类型的通道上，若外设在数据传送中需用长的时间完成某些辅助操作，而这时通道只能等待，这必然影响通道的利用率。

2. 数组多路通道

数组多路通道是上面选择通道的一种改进，通道上同样可以连接多个设备。当某设备

进行数据传送时，通道就只为该设备服务。当设备需要等待完成某些辅助操作时，通道将暂时挂起该设备，转而执行其他设备的通道程序，为其他设备服务。

数组多路通道既保留了选择通道的高速率传送的优点，又能利用等待完成某些辅助操作的时间为其他设备服务。因此，具有更高的通道利用率。

3. 字节多路通道

这种类型的通道主要用来连接大量的低速外设。它与数组多路通道一样，通道上，一段时间内可有多个设备同时工作，交替地执行多个设备的通道程序。

字节多路通道与数组多路通道的不同之处在于以下几点：

(1) 数组多路通道允许多个设备同时工作，但只允许一台设备进行传输操作，其他设备只能进行控制操作。而字节多路通道不仅允许多个设备同时工作，而且允许它们同时进行传输操作。

(2) 数组多路通道的数据传送是以数据块为基本单位的，通道必须在为某设备传送完一个数据块后，才能为其他设备传送数据块。而字节多路通道与设备间的数据传送是以字节为单位的，通道在为一个设备传送一个字节后，即可为另一设备传送一个字节。

8.5.3 通道的发展

通道应用于20世纪80年代之前，随着技术的发展，为更好地管理外设，高效地实现计算机与外设间的数据的输入/输出，厂家研制出专门用于输入/输出的处理器，用于实现通道控制器的功能。输入/输出的处理器实际上是一种独立，更偏重于实现输入/输出的CPU，它有自己的指令系统，可以独立地构成计算机系统；也可以和通用CPU共享系统总线，构成多处理器系统。在此系统中，输入/输出的处理器主要任务就是实现与外设的数据输入/输出操作。典型的输入/输出处理器有20世纪80年代初出现的Intel的8089和Motorola的M68120。

但是，随着系统总线及外总线的发展，输入/输出处理器并未获得广泛的应用，尤其是今天的SAS、SATA、USB、IEEE-1394的不断发展以及它们的优异特性，计算机的各种外设，不管是高速的还是低速的，不管是少数的还是大量的，它们都可以很好地满足用户的要求。因此，通道作为以往计算机中曾经使用的重要的输入/输出方式，已经成为历史。读者只要对其有些了解即可。

8.6 几种常见的接口芯片

8.6.1 可编程并行接口8255

可编程并行接口芯片8255已面世三十多年了。由于它功能强、使用方便，因而从一开始就得到了广泛的应用。掌握该芯片概念和方法，对今后学习使用其他可编程接口芯片是十分有利的。

1. 8255 的引线及其功能

8255 的外部引线如图 8-51 所示。

假设想象成将 8255 从中间分成两半，其左边与系统总线相连接，而其右边则与外设相连接。它与系统总线相连接的引线如下。




图 8-51 8255 的外部引线

8 条双向数据线 $D_0 \sim D_7$，用以传送命令、数据或 8255 的状态。

$\overline{RD}$为读控制信号线，与其他信号线一起实现对 8255 的读操作。通常接系统总线的$\overline{IOR}$信号（或$\overline{RD}$信号）。

$\overline{WR}$为写控制信号线，与其他信号线一起实现对 8255 的写操作。通常接系统总线的$\overline{IOW}$信号（或$\overline{WR}$信号）。

$\overline{CS}$为片选信号线，当它为低电平时才能选中该 8255 芯片，才能对它进行读写操作。通常由高位地址译码输出接在$\overline{CS}$上，以便将该 8255 放在接口地址空间的规定地址上。

A_0，A_1 为 8255 的地址选择信号线。8255 内部有三个口：A 口、B 口和 C 口，还有一个控制寄存器 CR。它们各占一个接口地址。A_0，A_1 的不同编码可产生它们的地址，详情见后面 8255 的寻址。

RESET 为复位输入信号。此端上的高电平可使 8255 复位。复位后，8255 的 A 口，B 口和 C 口均被定为输入状态。该端低电平使 8255 正常工作。

$PA_0 \sim PA_7$ 为 A 口的 8 条输入/输出信号线。该口的这 8 条线是工作于输入/输出还是双向（输入/输出）方式可由软件编码程来决定。

$PB_0 \sim PB_7$ 为 B 口的 8 条输入/输出信号线。利用软件编程可指定这 8 条线是输入还是输出。

$PC_0 \sim PC_7$ 这 8 条线根据其工作方式可作为数据的输入或输出线，也可以用做控制信号的输出或状态信号的输入线，具体情况将在本节后面做介绍。

2. 8255 的工作方式

8255 有三种工作方式：方式 0、方式 1 和方式 2。这些工作方式可以通过编程来指定。下面对它们做具体说明。

（1）工作方式 0

工作方式 0 又称为基本输入/输出方式。在此方式下，8255 的三个接口（A 口，B 口，C 口）24 条线全部规定为数据的输入/输出线。A 口的 8 条线（$PA_0 \sim PA_7$）、B 口的 8 条线（$PB_0 \sim PB_7$）、C 口的高 4 位（$PC_4 \sim PC_7$）和 C 口的低 4 位（$PC_0 \sim PC_3$）可用程序分别规定它们的输入/输出方向，即可以分别规定它们哪个作为输入，哪个作为输出。由于 A 口、B 口、C 口高 4 位和 C 口的低 4 位共有 4 部分，可以分别指定它们的输入/输出方向，因此，它们的输入/输出共有 16 种不同的组合。

在方式 0 下，A 口、B 口和 C 口输出均有锁存能力，即只要向这些输出口写入数据，则数

据将一直维持到写入新的数据为止。但在方式0下，这三个口输入全无锁存能力，也就是说外设的数据要一直加在这些接口上，必须保持到被CPU读走。

在方式0之下，可以对C口实现按位操作。其详细情况后面再予以说明。

由于方式0使用十分简单，可满足无条件传送和查询方式传送的需要，因此，这种工作方式应用很广泛。


(2) 工作方式1

工作方式1又称为选通输入/输出方式。只有A口和B口能工作在此方式之下，而且还必须使用C口的某些引线来实现数据传送所需要的握手信号和中断请求输出。通常该方式是以中断方式工作的，这并不是说，该方式不能进行查询工作，而查询方式用方式0更加方便，不必要用方式1。

在工作方式1下，A口和B口均可用作输入接口，也可以作为输出接口，且由软件编程来指定。在此工作方式下A口和B口的输出、输入均有锁存能力。为了说明问题方便，下面分别以A口、B口均为输出或为输入加以讨论。实际工作时，则可随意指定。

① 方式1下A口、B口均为输出

当在方式1下，A口和B口均工作在输出状态时，要利用C口的6条线作为控制和状态信号线来实现，其定义如图8-52所示。



(a) A口输出　　(b) B口输出

图8-52　方式1下A口、B口均为输出的信号定义

为了使A口或B口的工作于方式1下，必须利用C口的一些线来实现。如图8-52所示，在方式1下用A口或B口输出时，所用到的C口线是固定不变的，A口使用PC_3，PC_6和PC_7，而B口用PC_0，PC_1和PC_2。C口提供的信号功能如下。

a) $\overline{OBF}$为输出缓冲器满信号，低电平有效。利用该信号告诉外设，在规定的口上已由CPU输出一个有效数据，外设可从此接口获取此数据。

b) $\overline{ACK}$为外设响应信号，低电平有效。该信号用来通知接口，外设已将数据接收，并使$\overline{OBF}=1$。

c) INTR为中断请求信号，高电平有效。当外设收到一个数据后，由此信号通知CPU，刚才的输出数据已经被接收，可以再输出下一个数据。

d) INTE为中断允许状态。由图8-52可以看到，A口和B口的INTR均受INTE控制，只有当INTE为高电平时，才有可能产生有效的INTR。

A口的INTE A由PC_3来控制。用下面提到的C口按位操作可对PC_3置位或复位，用以对中断请求INTR A进行控制。同理，B口的INTE B用PC_0的按位操作来进行控制。

在方式1之下，某口的输出过程若利用中断方式进行，则该过程从CPU响应中断开始。进入中断服务程序，CPU向接口写数据，$\overline{IOW}$将数据锁存于接口之中。当数据锁存并由信号线输出，8255就去掉INTR信号并使$\overline{OBF}$有效。有效的$\overline{OBF}$通知外设接收数据。一旦外设将数据接收，就送出一个有效的$\overline{ACK}$脉冲，该脉冲使$\overline{OBF}$无效（高电平）。同时，产生一个新的中断请求，请求CPU向外设输出下一个数据。上述过程可用如图8-53所示的简单时序图进一步说明。





图8-53 方式1下的数据输出时序

在这里提醒读者注意，当两个口同时为方式1输出时，使用C口的6条线。剩下的两条线还可以用程序指定它们的数据传送方向是输入还是输出，而且也可以位操作方式对它们进行置位或复位。当一个口工作在方式1时，只用去C口3条线，剩下的5条线也可按照上面所说的方式工作。

② 方式1下A口、B口均为输入

与方式1下两个口均为输出类似，为实现选通输入，则同样要利用C口的信号线。其定义如图8-54所示。



(a) A口输入　　(b) B口输入

图8-54 方式1下A口、B口均为输入的信号定义

在两口为输入时所用到的控制信号的定义如下。

a) $\overline{STB}$为低电平有效的输入选通信号。它由外设提供，外设利用该信号可将其数据锁存于8255口的输入锁存器中。

b) IBF为高电平有效的输入缓冲器满信号。当它有效时，表示已有一个有效的外设数据锁存于8255口的锁存器中。可用此信号通知外设，它的数据已锁存于接口中，尚未被CPU读走，暂不能向接口输入新数据。

c) INTR为中断请求信号，高电平有效。对于A口，B口可利用位操作命令分别使$PC_3=1$或$PC_0=1$，此时若IBF和$\overline{STB}$均为高电平时，可使INTR有效，向CPU提出中断请求。也就是说，当外设将数据锁存于接口之中，且又允许中断请求发生时，就会产生中断请求。

d) INTE为中断允许状态。如图8-54所示，在方式1下输入数据时，INTR同样受中断允许状态INTE的控制。A口的INTE A是由PC_4控制的，当它为1时允许中断；当它为0时禁止中断。B口的INTE B是由PC_0控制的。利用C口的按位操作即可实现这样的控制。

方式1下数据的输入过程如下所述。

当外设有数据需要输入时，外设将数据送到 8255 口上，并利用输出$\overline{STB}$脉冲将数据锁存于 8255 内部，同时，产生 INTR 信号并使 IBF 有效。有效的 IBF 通知外设数据，产生已锁存而中断请求要求 CPU 从 8255 的口上读取数据。CPU 响应中断，读取数据后使 IBF 和 INTR 变为无效。上述过程可用如图 8-55 所示的简单时序图进一步说明。

在方式 1 之下，8255 的 A 口和 B 口均可以为输入或输出；也可以一个为输入，另一个为输出；还可以一个工作于方式 1，而另一个工作于方式 0。这种灵活的工作特点是由其可编程的功能来实现的。

(3) 工作方式 2

工作方式 2，又称双向输入/输出方式。这种工作方式只有 8255 的 A 口才有。在 A 口工作于双向输入/输出方式时，要利用 C 口的 5 条线才能实现。此时，B 口只能工作在方式 0 或方式 1，而 C 口剩下的 3 条线可作为输入/输出线使用或用做 B 口方式 1 之下的控制线。

A 口工作于方式 2 之下时，各信号的定义如图 8-56 所示。图中未画 B 口和 C 口的其他引线。




图 8-55　方式 1 下的数据输入时序




图 8-56　方式 2 下的信号定义

当 A 口工作在方式 2 时，其控制信号$\overline{OBF}$，$\overline{ACK}$，$\overline{STB}$及 INTR 与前面的叙述是一样的，所不同的主要是以下几点。

① 因为在方式 2 之下，A 口既作为输出又作为输入，因此，只有当$\overline{ACK}$有效时，才能打开 A 口输出数据三态门，使数据由 PA_0～PA_7 输出；当$\overline{ACK}$无效时，A 口的输出数据三态门呈高阻状态。

② 工作在此方式时 A 口输入、输出均具备锁存数据的能力。CPU 写 A 口时，数据锁存于 A 口，外设的$\overline{STB}$脉冲可将输入数据锁存于 A 口。

③ 在此方式下，A 口的输入或输出均可产生中断。中断信号的输出同时还受到中断允许状态 $INTE_1$ 和 $INTE_2$ 的控制。$INTE_1$ 和 $INTE_2$ 的状态分别利用 PC_6 和 PC_4 按位操作来指定。当它们置位时，允许中断；而当它们复位时，禁止中断。

A 口方式 2 的工作过程简述如下。

A 口工作在方式 2 时，可以认为 A 口是工作在前面所描述的方式 1 的输入和输出相结合的分时工作，其工作过程和方式 1 的输入和输出过程十分相似。

在方式 2 之下，A 口的 PA_0～PA_7 8 条数据线既要向外设输出数据，又要从外设输入数据。因此，PA_0～PA_7 是双向工作的。这就必须仔细进行控制，以防止总线竞争发生。

A 口工作在方式 2 下的时序图如图 8-57 所示。




图 8-57 方式 2 下的工作时序

在图 8-57 中，输入或输出的顺序是任意的。但$\overline{IOW}$应发生在$\overline{ACK}$有效之前，也就是先有 CPU 向 A 口写数据，再有外设利用$\overline{ACK}$从 A 口取数据。同样，$\overline{STB}$应发生在$\overline{IOR}$之前，以保证外设先利用$\overline{STB}$将数据锁存于 A 口之内，再由 CPU 从 A 口读(IOR 有效)取数据。一旦数据由$\overline{STB}$锁存，外设即可撤销其输入数据，以便保证 PA_0～PA_7 的双向数据传送的实现。

3. 8255 的控制字及状态字

前面已经叙述了可编程并行接口 8255 的工作方式。可以看到，8255 有很强的功能，能够工作在各种工作方式下，在应用过程中，可以利用软件编程来指定 8255 的工作方式。也就是说，只要将不同的控制字装入芯片中的控制寄存器，即可确定 8255 的工作方式。

(1) 控制字

8255 的控制字由 8 位二进制数构成，各位的控制功能如图 8-58 所示。

当控制字 bit[7]=1 时，控制字的 bit[6]～bit[3]这 4 位用来控制 A 组，即 A 口的 8 位和 C 口的高 4 位，而控制字的低 3 位 bit[2]～bit[0]用来控制 B 组，包括 B 口的 8 位和 C 口的低 4 位。

当控制字的 bit[7]=0 时，指定该控制字仅对 C 口进行位操作——按位置位或复位操作。对 C 口按位置位/复位操作的控制字格式如图 8-59 所示。如前所述，在必要时，可利用 C 口的按位置位/复位控制字来使 C 口的某一位输出 0 或 1。

(2) 状态字

当 8255 的 A 口、B 口工作在方式 1 或 A 口工作在方式 2 时，通过读 C 口的状态，可以检测 A 口和 B 口的状态。

当 8255 的 A 口和 B 口均工作在方式 1 的输入时，由 C 口读出的 8 位数据各位的意义如图 8-60 所示。当 8255 的 A 口和 B 口均工作在方式 1 的输出时，由 C 口读出的状态字各




图 8-58　8255 的控制字格式

位的意义如图 8-61 所示。




图 8-59　C 口的按位操作控制字




图 8-60　A、B 口均为方式 1 输入时的状态字




图 8-61　A、B 口均为方式 1 输出时的状态字

当规定的 8255 的 A 口工作于方式 2 时，由 C 口读出的状态字如图 8-62 所示。

图 8-62 中状态字的 $D_0 \sim D_2$ 由 B 口的工作方式来决定。当为方式 1 输入时，其定义同图 8-60 的 $D_0 \sim D_2$。当工作在方式 1 输出时，与图 8-61 所定义的 $D_0 \sim D_2$ 相同。

另外需要说明的是，图 8-60 和图 8-61 分别表示在方式 1 之下，A 口、B 口同为输入或同为输出的情况。若在此方式下，A 口、B 口各为输入或输出时，状态字为上述两状态字的组合。




图 8-62　A 口工作在方式 2 时的状态字

4. 8255 的寻址及连接

8255 占外设编址的 4 个地址，即 A 口、B 口、C 口和控制寄存器各占一个外设接口地址。对同一个地址分别可以进行读写操作。例如，读 A 口可将 A 口的数据读出；写 A 口可将 CPU 的数据写入 A 口并输出。利用 8255 的片选信号、A_0、A_1 以及读写信号，即可方便地对 8255 进行寻址。这些信号的功能如表 8-4 所示。

表 8-4　8255 的寻址

$\overline{CS}$	A_1	A_0	$\overline{IOR}$	$\overline{IOW}$	操　作
0	0	0	0	1	读 A 口
0	0	1	0	1	读 B 口
0	1	0	0	1	读 C 口
0	0	0	1	0	写 A 口
0	0	1	1	0	写 B 口
0	1	0	1	0	写 C 口
0	1	1	1	0	写控制寄存器
1	×	×	1	1	D0～D7 三态

根据这种寻址结构，可以方便地将 8255 连接到系统总线上，如图 8-63 所示。




图 8-63　8255 的一种连接

由图 8-63 可见，8255 与 8088 总线连接是比较容易的。只是图 8-63 中为了简化起见，未画出 AEN 的形成。这里可以认为只要 CPU 正常地执行指令，AEN 就为低电平。这样，可以看到在图 8-63 中，8255 是由 A_9～A_0 这 10 条地址线来决定其地址的，它所占的地址为 380H～383H。

5. 8255 的初始化及应用

由于 8255 有多种工作方式，在使用它实现某种功能前，必须对它进行初始化。同时，也需要利用初始化程序使外设处于准备就绪状态。8255 的初始化就包括这两部分工作，即将控制字写入控制寄存器(CR)，指定工作方式和数据传送方向。再就是输出相应的控制信号

使外设准备就绪。

在这里，以打印机为例，说明 8255 的初始化及应用。首先将打印机经 8255 连接到 8086 系统总线上，连接图如图 8-64(a)所示；打印机的时序如图 8-64(b)所示。




图 8-64　利用 8255 构成打印机接口

从图 8-64 中可以看到，8255 占 8086 的 4 个偶数接口地址：8000H～8006H。在这里以查询方式实现打印机的打印。其初始化程序可编写如下。

```
INI55:    MOV    DX,8006H
          MOV    AL,10001000B
          OUT    DX,AL
          MOV    AL,00000001B
          OUT    DX,AL                    ;使 PC0 输出为 1
```

初始化 8255 工作在方式 0，A 口 8 条线、B 口 8 条线和 C 口的低 4 条线(PC_0～PC_3)均规定为输出；C 口的高 4 条线(PC_4～PC_7)定义为输入。而且，利用 C 口的按位操作将 PC_0 输出高电平。

编写打印程序如下。

```
PRINTER:  PROC   FAR
          PUSH   DS
          PUSH   AX
          PUSH   BX
          PUSH   DX
          MOV    DX,SEG DATAP
          MOV    DS,DX
          MOV    BX,OFFSET DATAP
GOON:     MOV    DX,8004H
WAIT1:    IN     AL,DX
          AND    AL,80H
          JNZ    WAIT1
          MOV    DX,8000H
          MOV    AL,[BX]
          MOV    AH,AL
```

```
        OUT     DX,AL
        MOV     DX,8004H
        MOV     AL,00H
        OUT     DX,AL
        MOV     AL,01H
        OUT     DX,AL
        INC     BX
        CMP     AH,0AH
        JNE     GOON
        POP     DX
        POP     BX
        POP     AX
        POP     DS
        RET
PRINTER ENDP
```

当主程序将要打印的一行字符准备好时，这一行字符放在数据段中，偏移地址放在由DATAP开始的顺序单元中。一行字符由0AH结束。每当一行字符准备好，便可以调用上面的打印子程序，利用此程序打印这一行字符。

8.6.2 可编程定时器8253

微处理器厂家都研制了自己的可编程定时/计数器(简称定时器)。尽管不同的定时器有它们不同的特性，但有很多的共性的东西。在本节中以8253为例来说明定时器的特性，相信掌握了8253之后，再遇到其他定时器将很容易理解和掌握它们。

1. 8253的引线功能

8253的外部引线如图8-65所示。形象地可将8253分成如图8-65所示的左右两半，左侧与系统总线连接，而右侧则是3个可编程定时器(计数器)，即3个功能完全一样的定时/计数器。每个定时/计数器都有3条引线，其中CLK为外部计数时钟输入，每一个时钟周期可以对定时/计数器内部的16位计数器减1；OUT为定时/计数器的输出信号，不同的工作方式输出不同的波形，详见下面工作方式。门控信号GATE用以控制定时/计数器的工作，详见下面工作方式的描述。




图8-65 8253的引线

引线A_0、A_1为8253内部计数器和控制寄存器的编码选择信号，其功能如下。

A_1	A_0	
0	0	选择计数器0
0	1	选择计数器1
1	0	选择计数器2
1	1	选择控制寄存器

$\overline{CS}$为片选信号，当其有效(低电平)时，选中该 8253，实现对它的读写操作。

$\overline{RD}$为读控制信号，低电平有效。

$\overline{WR}$为写控制信号，低电平有效。

上述信号 A_0、A_1 和$\overline{CS}$，$\overline{RD}$，$\overline{WR}$共同实现对 8253 的寻址及读写操作。详情下面再仔细说明。

8253 芯片上双向数据总线 $D_0 \sim D_7$，用于传送控制字和计数器的计数值。

2. 8253 的工作方式

可编程定时器 8253 内部有 3 个相同的 16 位计数器。它们都能够实现以下的 6 种工作方式。

(1) 方式 0(计数结束产生中断)

在方式 0 下，GATE 必须为 1，计数器在外部时钟作用下，每个时钟周期计数器减 1。当 GATE=0 时，计数停止。

当 GATE=1，写入控制字和计数值后，需一个 CLK 脉冲周期才将计数初值传送到计数器减 1 部件。而 OUT 是在写入控制字和计数值后就变低电平，直到计数减到 0 才变高电平。因此，OUT 的负脉冲宽度应为计数值加 1 个时钟周期。例如，若计数值为 100，写入后 OUT 变低电平，此低电平持续时间为 101 个时钟周期。

方式 0 下，每写一次计数值，可获得一个负脉冲。若想再产生负脉冲，就再写一次计数值。总是在写入计数值时 OUT 变低，计数值加 1 个时钟周期后变高。

如果在计数过程中写入新的计数值，则写第一个字节时停止计数，写入第二个字节的下一个时钟周期开始按新的计数值重新计数。

若在 GATE=0 时写入计数值 N，计数器不工作。当 GATE 变为高电平时，计数开始，并且 OUT 输出端经计数值 N 个时钟周期(不是 N+1)变为高电平。

在方式 0 下，常利用 OUT 的上升沿作为中断请求信号。

(2) 方式 1(可编程单稳)

在此方式下，写入控制字和计数值后，计数开始是以 GATE 的上升沿启动的。同时，OUT 输出低电平，此低电平一直维持到计数器减到 0。这样一来，就可以从 OUT 输出一个负脉冲，该脉冲由 GATE 上升沿开始，负脉冲的宽度为计数数值个时钟脉冲周期。若想再次获得同样宽度的负脉冲，只要用 GATE 上升沿再触发一次即可。可见，此种方式下，装入计数值后可多次触发。

如果在形成单个负脉冲的计数过程中改变计数值，则不会影响正在进行的计数。新的计数值只有在前面的负脉冲形成后，又出现 GATE 上升沿时才起作用。但是，若在形成单个负脉冲的计数过程中又出现新的 GATE 上升沿，则当前计数停止，而后面的计数以原初始的计数值开始工作。这时的负脉冲宽度将包括前面未计数完的部分和全部原始计数值两部分之和，使负脉冲加宽。

(3) 方式 2(频率发生器)

在该方式下，计数器装入初值。开始工作后，计数器的输出 OUT 将连续输出一个时钟周期宽的负脉冲。两负脉冲之间的时钟周期数就是计数器装入的计数初值。这样一来，就可以利用不同的计数值达到对时钟脉冲的分频，而分频输出就是 OUT 输出。

在这种方式下，门控信号 GATE 用做控制信号。当 GATE 为低电平时，强迫 OUT 输出高电平。当 GATE 为高时，分频继续进行。

在此方式下，计数周期数应包括负脉冲所占的那一个时钟周期。也就是说，计数减到 1 时开始送出负脉冲。

在计数过程中，若改变计数值，则不影响当前的计数过程，而在下一次计数分频时，采用新的计数值。

(4) 方式 3(方波发生器)

在这种方式下，可以从 OUT 得到对称的方波输出。当装入的计数值 N 为偶数时，则前 N/2 计数过程中，OUT 为高；后 N/2 计数过程中，OUT 为低，如此这般一直进行下去。若 N 为奇数，则(N+1)/2 计数过程中，OUT 保持高电平；而(N−1)/2 计数期间，OUT 为低电平。

在此方式下，GATE 信号为低电平时，强迫 OUT 输出高电平。当 GATE 为高电平时，OUT 输出对称方波。

在产生方波过程中，若装入新的计数值，则方波的下一个电平将反映新计数值所规定的方波宽度。

(5) 方式 4(软件触发选通)

该方式与方式 0 有类似的地方，即写入计数值后，要用一个时钟周期将计数值传送到计数器的减 1 部件。然后计数开始，每个时钟周期减 1。当计数减到 0 时，由 OUT 输出一个时钟周期宽度的负脉冲。

若写入的计数值为 N，在计数值写入后经过 N+1 个时钟周期才有负脉冲出现。

此方式下，每写入一次计数值只得到一个负脉冲。

此方式同样受 GATE 信号控制。只有当 GATE 为高电平时，计数才进行；当 GATE 为低电平时禁止计数。

若在计数过程中装入新的计数值，计数器从下一时钟周期开始以新的计数值进行计数。

(6) 方式 5(硬件触发选通)

设置此方式后，OUT 输出为高电平。GATE 的上升沿使计数开始，当计数结束时由输出端 OUT 送出一宽度为一个时钟周期的负脉冲。

在此方式下，GATE 电平的高低不影响计数，计数由 GATE 的上升沿启动。

若在计数结束前，又出现 GATE 上升沿，则计数从头开始。

可见，若写入计数值为 N，则 GATE 上升沿后 N 个时钟周期结束时，OUT 会输出一个时钟周期宽度的负脉冲。同样，可用 GATE 上升沿多次触发计数器产生负脉冲。

从 8253 的 6 种工作方式中可以看到，门控信号 GATE 十分重要，而且对不同的工作方式，其作用不一样。现将各种方式下，GATE 的作用列于表 8-5 中。

表 8-5 GATE 信号功能表

GATE	低电平或变到低电平	上升沿	高电平
方式 0	禁止计数	不影响	允许计数
方式 1	不影响	启动计数	不影响
方式 2	禁止计数并置 OUT 为高	初始化计数	允许计数

续表

GATE	低电平或变到低电平	上升沿	高电平
方式 3	同方式 2	同方式 2	同方式 2
方式 4	禁止计数	不影响	允许计数
方式 5	不影响	启动计数	不影响

3. 8253 的控制字

8253 的控制字格式如图 8-66 所示。




图 8-66　8253 的控制字格式

8253 的控制字在初始化时要写入控制寄存器。而 8253 的控制寄存器只分配一个接口地址，但是每个计数器都必须有自己的控制字。为了加以区别，就利用控制字的最高两位(D_7D_6)的编码来指定在该地址上的控制字是哪个计数器的控制字。这样就不会发生混乱了。

8253 的控制字 D_0 用来定义用户所使用的计数值是二进制数还是 BCD 数。因为每个计数器都是 16 位(二进制)计数器，所以允许用户使用的二进制数为 0000H～FFFFH，十进制数为 0000～9999。由于计数器做减 1 操作，所以当初始计数值为 0000 是，对应最大计数值。

8253 控制字中，RL_1、RL_0 为 00 时的作用将在下面说明。控制字其他各位的功能一目了然，此处不再说明。

8253 每个计数器都有自己的一个 16 位的计数值寄存器，存放 16 位的计数值。由于其使用简单，亦不做说明。

4. 8253 的寻址及连接

(1) 寻址

8253 占用 4 个接口地址，地址由$\overline{CS}$，A_0，A_1 来确定。同时，再配合$\overline{RD}$，$\overline{WR}$控制信号，可以实现对原各种读写操作。上述信号的组合功能如表 8-6 所示。

表 8-6 各寻址信号组合功能

$\overline{CS}$	A_1	A_0	$\overline{RD}$	$\overline{WR}$	功 能
0	0	0	1	0	写计数器 0
0	0	1	1	0	写计数器 1
0	1	0	1	0	写计数器 2
0	1	1	1	0	写方式控制字
0	0	0	0	1	读计数器 0
0	0	1	0	1	读计数器 1
0	1	0	0	1	读计数器 2
0	1	1	0	1	无效

从表 8-6 中可以看出，对 8253 的控制字或任一计数器均可以用它们各自的地址进行写操作。只是要注意，应根据相应控制字中 RL_1 和 RL_0 的编码，向某一计数器写入计数值。当其编码是 11 时，一定要装入两个字节的计数值，且先写入低字节再写入高字节。若此时只写了一个字节，就去写其他计数器或控制字，则写入的字节将被解释为计数值的高字节，从而产生错误。

当对 8253 的计数器进行读操作时，可以读出计数值，具体实现方法有如下 3 种。

① 先使计数器停止计数，再读计数值。先写入控制字，规定好 RL_1 和 RL_0 的状态——也就是规定读一个字节还是读两个字节。若其编码为 11，则一定读两次，先读出计数值低 8 位，再读出高 8 位。若只读一次同样会出错。

为了使计数器停止计数，可用 GATE 门控信号或自己设计的逻辑电路使计数时钟停止工作。

② 在计数过程中读计数值。这时读出当前的计数值并不影响计数器的工作。

为做到这一点，首先写入 8253 一个特定的控制字：$SC_1SC_200\times\times\times\times$。这是控制字的一种形式。其中 SC_1 和 SC_0 与图 8-66 的定义一样。后面两位刚好定义 RL_1 和 RL_0 为 00。将此控制字写入 8253 后，就可将选中的计数器的当前计数值锁存到一个暂存器中，然后，利用读计数器操作——两条输入指令即可把 16 位计数值读出。

③ 连续读两次计数值，若两者相等或只差一两次计数，则读出值正确；若两次读出值相差很多，则接着读第三次，三次读数中两次接近的必是正确的。

(2) 连接

为了用好 8253，读者必须能熟练地将它连接到系统总线上。如图 8-67 就是 8253 与 8088 系统总线连接的例子。

在图 8-67 中，主要解决了 8253 与 8088 总线的连接。通过译码器，使 8253 占 FF04H～FF07H 4 个接口地址。假如在连接中采用了部分地址译码方式，使 A_0 不参加译码，则 8253 的每一个计数器和控制寄存器可分别占用两个接口地址。

5. 8253 的初始化及应用

与任何可编程接口芯片一样，由于 8253 有多种功能，在使用它之前必须进行初始化。初始化程序通常要放在加电复位后或放在用户程序的开始进行。8253 的初始化可以灵活地进行，通常可采用下述初始化顺序的任一种。




图 8-67　8253 与 8 位机系统总线相连接

(1) 逐个计数器分别初始化

对某一计数器先写入控制字，再写入计数值，如图 8-68 所示。初始化完一个计数器后，用同样的顺序初始化下一个计数器。直至要初始化的计数器全部初始化完。

在初始化过程中，先初始化哪一个计数器无关紧要，重要的是对每一个计数器的初始化顺序不能错，必须按如图 8-68 所示的顺序进行。

(2) 各计数器统一初始化

先将计数器的控制字写入各计数器，再将各计数器的计数值写入各计数器。其顺序如图 8-69 所示。




图 8-68　一个计数器初始化顺序




图 8-69　各计数器统一初始化顺序

从图 8-69 中可以看到先写控制字后写计数值，这一顺序不能错。但在写控制字或写计数值时，先写哪个计数器则无关紧要。

为了说明 8253 的初始化及其应用，以如图 8-70 所示的连接图为例，说明如何利用 8253 获得所需要的定时波形。

由图 8-70 可以看到，8253 的接口地址为 D0D0H～D0D3H。外部计数时钟频率为 2MHz。该例子是利用 8253 的三个计数器输出 OUT 端口，分别产生周期为 100μs 的对称方波、周期为 1s 的负窄脉冲和周期为 10s 的对称方波。为达到此目的，采用如图 8-70 所示的连接，用上一级的 OUT 输出兼做下一级的计数时钟。




图 8-70　8253 应用连接图

与图 8-70 相对应的 8253 的初始化程序如下。

```
INT153:   MOV   DX,0D0D3H
          MOV   AL,00110110B
          OUT   DX,AL                    ;计数器 0 方式字
          MOV   AL,200
          MOV   DX,0D0D0H
          OUT   DX,AL
          MOV   AL,0
          OUT   DX,AL                    ;计数器 0 计数值
          MOV   DX,0D0D3H
          MOV   AL,01110100B
          OUT   DX,AL                    ;计数器 1 方式字
          MOV   DX,0D0D1H
          MOV   AX,10000
          OUT   DX,AL
          MOV   AL,AH
          OUT   DX,AL                    ;计数器 1 计数值
          MOV   DX,0D0D3H
          MOV   AL,10110110B             ;计数器 2 方式字
```

```
OUT     DX,AL
MOV     DX,0D0D2H
MOV     AL,10
OUT     DX,AL
MOV     AL,0
OUT     DX,AL                    ;计数器 2 计数值
HLT
```

8.6.3 可编程串行接口 8250

微型计算机与外设(包括其他微型计算机)之间通常以两种方式通信,即串行通信和并行通信。并行通信是指将构成一组数据的各位同时传送,例如 8 位数据或 16 位数据并行传送。串行通信是指将数据一位接一位地传送。并行通信用前面提到的并行接口可予以实现。对于串行通信,现已研制出许多可供使用的串行接口来实现串行通信。

并行与串行通信各有其优缺点。一般地说,串行通信使用的传输线少,传送距离远,而并行通信却与之相反。

1. 概述

在串行通信中,经常采用两种最基本的通信方式,一种是同步通信,另一种是异步通信。

(1) 同步通信

所谓同步通信是指在约定的波特率(每秒钟传送的位数)下,发送端和接收端的频率保持严格地一致(同步)。因为发送和接收的每一位数据均保持同步,故传送信息的位数几乎不受限制。

(2) 异步通信

异步通信是指收发端在约定的波特率下,不需要严格地同步,允许有相对的迟延。即两端的频率差别在 5%以内,就能正确地实现通信。异步通信的数据传送格式如图 8-71 所示。




图 8-71 异步串行通信数据格式

异步通信每传送一个字符,均由一位低电平的起始位开始,接着传送数据位,数据可以是 5 位,6 位,7 位或者 8 位,可由程序指定。在传送时,按低位在前,高位在后顺序传送。数据位的后面可以加上一位奇偶校验位,也可以不加这一位,可由程序来指定。最后传送的是一位,一位半或两位高电平的停止位。

2. 串行接口 8250

各微处理器厂家都为自己的微处理器生产出相应的可编程串行接口,Intel 公司提供的常用串行接口就有 8250 和 8251。还有其他多种可编程串行接口芯片可供选用,选择某一片串行接口芯片,掌握它的使用,以后再遇到其他类似芯片也就不难使用它了。为此,在这

里选择 8250 为对象，介绍它的应用。

(1) 引线及功能

8250 的外部引线如图 8-72 所示。

CS_0，CS_1，$\overline{CS_2}$ 为输入片选信号。只有当它们同时有效——$CS_0=1$，$CS_1=1$，$\overline{CS_2}=0$ 时，才能选中该片 8250。




图 8-72 8250 的外部引线

A_0，A_1，A_2 为 8250 内部寄存器的选择信号。这 3 个输入信号的不同编码，用以选中 8250 内部不同的寄存器。详细情况，在寻址时再做介绍。

$\overline{ADS}$为地址选通信号。该输入信号有效(低电平)时，可将 CS_0，CS_1，$\overline{CS_2}$ 及 A_0，A_1，A_2 锁存于 8250 内部。若在工作中不需要随时锁存上述信号，则可把$\overline{ADS}$直接接地，使其总有效。

DISTR，$\overline{DISTR}$为数据输入选通信号。当它们其中一个有效——DISTR 为高或$\overline{DISTR}$为低时，被选中的 8250 寄存器内容可被读出。$\overline{DISTR}$经常与系统总线上的$\overline{IOR}$相连接。当它们同时无效时，8250 不能读出。

DOSTR，$\overline{DOSTR}$为数据输出选通信号。当它们其中一个有效——DOSTR 为高电平或者$\overline{DOSTR}$为低电平时，被选中的 8250 寄存器可写入数据或控制字。$\overline{DOSTR}$常与系统总线$\overline{IOW}$的相连。当它们同时无效时，8250 则不能写入。

RCLK 为接收时钟信号。该输入信号的频率为接收信号波频率的 16 倍。

SIN 为串行信号输入端。外设或其他系统传送来的串行数据由该端进入 8250。

$\overline{CTS}$为清除发送信号。该输入信号为低电平时，表示提供$\overline{CTS}$信号的设备已准备好，可以接收 8250 发来的数据。它还作为 8250 向外设发出的$\overline{RTS}$信号，外设的回答信号使用。

$\overline{RTS}$为请求发送信号。该输出信号为低电平时，用做 8250 向外设发送数据的请求信号。它与下面的$\overline{DTR}$有同样的功能。

$\overline{DTR}$为数据终端准备好信号。该输出信号有效——低电平时，表示 8250 已准备好。它向外设发送数据的请求信号。

$\overline{DSR}$为数据装置准备好信号。该输入信号低电平有效，用来表示接收数据的外设已准备好接收数据。

$\overline{RLSD}$为接收线路信号检测信号。该信号低电平有效，表示 MODEM(调制解调器)已将载波检出，通信信号传输正常。

$\overline{RI}$为振铃指示信号。该输入信号低电平有效，表示 MODEM 已接收到一个电话铃声信号。

$\overline{OUT_1}$ 是由用户编程指定的输出端。若用户在 MODEM 控制寄存器第二位($\overline{OUT_1}$)写

入1,则$\overline{OUT_1}$输出端可输出低电平。主复位信号(MR)可将$\overline{OUT_1}$置高。

$\overline{OUT_2}$与$\overline{OUT_1}$一样,可以由用户编程指定。只是要将MODEM控制寄存器的第三位($\overline{OUT_2}$)写入1,才能使$\overline{OUT_2}$为低电平。主复位信号(MR)可使其置高电平。

CSOUT为片选输出信号。当8250的CS_0,CS_1和$\overline{CS_2}$同时有效时,CSOUT为高电平。

DDIS为驱动器禁止信号。该输出信号在CPU读8250时为低电平,非读操作时为高电平。可用此信号来控制8250与系统总线间的数据总线驱动器。

$\overline{BAUDOUT}$为波特率输出。该端输出的是,主参考时钟频率除以8250内部除数寄存器中的除数后所得到的频率信号。这个频率信号就是8250的发送时钟信号,是发送波特率的16倍,若将此信号接到RCLK上,又可以同时作为接收时钟使用。

INTR为中断请求输出信号。当8250中断允许时,接收错误、接收数据寄存器满、发送数据寄存器空以及MODEM的状态均可产生有效的INTR——高电平信号。主复位信号(MR)可使该输出信号无效。

SOUT为串行输出信号。主复位信号可使其变为高电平。

$XTAL_1$,$XTAL_2$为外部时钟端。这两端可接晶体或直接接外部时钟信号。

D_0~D_7双向数据线。该线与系统数据总线相连接,用以传送数据、控制信息和状态信息。

MR为主复位输入信号,高电平有效。主复位时,除了接收数据寄存器、发送数据寄存器和除数锁存器外,其他内部寄存器及信号均受到主复位的影响。详细情况如表8-7所示。在表8-7中,有关中断状态,除受MR的影响外,还指出了当CPU对某些寄存器进行读写时也会使其复位的情况。MR通常与系统复位信号RESET相连。

表8-7 MR功能

寄存器或信号	复位控制	复位后的状态
通信控制寄存器	MR	各位均低电平
中断允许寄存器	MR	各位均低电平
中断标识寄存器	MR	0位高,其余各位为低
MODEM控制寄存器	MR	各位均低
通信状态寄存器	MR	除5,6位其余位均高
INTR(线路状态错)	读通信状态寄存器或MR	低电平
INTR(发送寄存器空)	读中断标志寄存器,写发送数据寄存器或MR	低电平
INTR(接收寄存器满)	读接收数据寄存器或MR	低电平
INTR(MODEM状态改变)	读MODEM状态寄存器或MR	低电平
SOUT	MR	高电平
$\overline{OUT_1}$,$\overline{OUT_2}$,$\overline{RTS}$,$\overline{DTR}$	MR	高电平

(2) 8250的工作过程

这里简要说明8250的工作过程。

① 发送数据

CPU执行有关程序,可将要发送的数据写到8250的发送数据寄存器中。当发送移位寄存器中的数据全部由SOUT移出时,则发送移位寄存器就空了。这时,发送数据寄存器

中待发送的数据会自动并行送到发送移位寄存器中。发送移位寄存器在发送时钟的激励下，一位接一位地发送出去。在发送过程中，它会按照事先由程序规定好的格式加上启动位、校验位和停止位。

一旦发送数据寄存器的内容送到发送移位寄存器中，则发送数据寄存器就空了。它变空后，会在状态寄存器中建立发送数据寄存器空的状态位；而且也可以因此而产生中断。因此，利用查询该状态或者利用中断都可实现数据的串行发送。

② 接收数据

由通信对方来的数据在接收时钟 RCLK 作用下，通过 SIN 逐位进入接收移位寄存器。当接收移位寄存器接收到一个完整的数据后会立即自动并行传送到接收数据寄存器中，这时接收数据寄存器就满了。该寄存器满后，可在状态寄存器中建立收满的状态；而且也可以因此而产生中断。因而，利用查询该状态或者利用中断均可实现串行数据的接收。

目前，串行异步通信的速率一般在几百波特到几十千波特。无论是用查询方式或中断方式实现通信均不很困难。

(3) 内部寄存器

现在介绍 8250 的一些内部寄存器。只有了解这些内部寄存器各位的功能，才能用好 8250。介绍这些内部寄存器的出发点也在于此。以下 10 个内部寄存器与用户编程使用 8250 有关。

① 通信控制字寄存器

这是一个 8 位的寄存器，其主要功能如图 8-73 所示。




图 8-73 通信控制字格式

该控制字主要用于决定在串行通信时所使用的数据格式，例如数据位数、奇偶校验及停止位的多少。应特别注意该控制字的 D_7。当需要读写除数锁存器时，必须先将该字的 D_7 置 1；而在读写其他那三个寄存器时，又要使其为 0。

② 通信状态寄存器

通信状态寄存器是一个 8 位寄存器，其各位的功能如图 8-74 所示。

通信状态字用于说明在通信过程中 8250 接收和发送数据的情况。

D_0 为 1 时表示 8250 已接收到一个完整的字符，处理器可以从 8250 的接收数据寄存器中读取。一旦读取后，该位即变为 0。




图 8-74　通信状态字格式

D_1 是越限状态标志。当前一数据尚在接收数据寄存器中而未被处理器读走，后一个数据已经到来而将其破坏时，该位为 1。处理器读接收数据寄存器时使该位清零。

D_2 为奇偶校验错标志。在 8250 对收到一个完整的数据进行奇偶校验运算时，若发现算出的值与发送来的奇偶校验位不同，则使该位为 1，表示数据可能有错。在处理器读寄存器时该位复位。当收到正确数据时，可使该位复位。

D_3 为结构错标志。当接收到的数据停止位不正确时，该位置 1。

D_4 为线路间断标志。若在大于一个完整的数据字的时间里收到的均为空闲状态，则该位置 1，表示线路信号间断。当处理器读寄存器时使其复位。

出现以上 4 种状态中的任何一种都会使 8250 发出线路状态错中断。

D_5 为 1 时表示发送数据寄存器空。处理器一将数据写入发送数据寄存器，则使其复位。

D_6 为 1 时表示发送移位寄存器中无数据。当发送数据寄存器并行送入发送移位寄存器数据时，该位清零。

D_7 位恒为 0。

③ 发送数据寄存器

这是一个 8 位的寄存器，发送数据时，处理器将数据写入该寄存器。只要发送移位寄存器空，发送数据寄存器的数据便会由 8250 的硬件自动并行送到移位寄存器中，以便串行移出。

④ 接收数据寄存器

这是一个 8 位的寄存器。8250 接收到一个完整的字符时，便会将该字符由接收移位寄存器传送到接收数据寄存器。处理器可直接由此寄存器读取数据。

⑤ 除数锁存器

该锁存器为 16 位。外部时钟被除数锁存器中的除数相除，可以获得所需的波特率。如果外部时钟频率 f 已知，而 8250 所要求的波特率 F 也已规定，那么，就可以由下式求出除数锁存器应锁存的除数：

$$除数=f/(16F)$$

例如，当输入时钟频率为 1.8432 MHz 时，若要求使用 1200 波特来传送数据，这时可算出锁存于除数锁存器的除数应为 96。在 8250 工作前首先要将除数写到除数锁存器中，以便产生所希望的波特率。为了写入除数，首先在通信控制字中将 D_7 置 1，然后就可以将 16 位除数先低 8 位、后高 8 位地写入除数锁存器中。

⑥ 中断允许寄存器

中断允许字的格式如图 8-75 所示，该字存于中断允许寄存器中，它只用 $D_0 \sim D_3$ 这 4

位。每位的1或0分别用于允许或禁止8250的4个中断源提出中断。如果该寄存器的D_0～D_3均为0，则禁止8250提出中断。该寄存器的高4位不用。




图8-75 中断允许字格式

在中断允许字中，接收线路状态包括越限错、奇偶错、结构错及间断等中断源引起的中断。对于由MODEM状态引起的中断见下面对MODEM状态寄存器的解释。

⑦ 中断标志寄存器

中断标志寄存器为8位，高5位为0，只用低3位做8250的中断标志。8250有4个中断源，在8250内部安排优先级的顺序如下所述。

最高优先级为接收器线路状态中断，包括越限、奇偶错、结构错、间断等。读通信状态寄存器可使此中断复位。

下一个优先级是接收数据寄存器满中断。读接收数据寄存器可复位此中断。

再下一个优先级为发送数据寄存器空中断。写发送数据寄存器可使这一中断复位。

最低优先级为MODEM状态中断，包括发送结束、数传机准备好、振铃指示、接收线路信号检测等MODEM状态中断源。读MODEM状态寄存器可复位该中断。

中断标志寄存器的格式如图8-76所示。

⑧ MODEM控制寄存器

这是一个8位的寄存器，用以控制MODEM或其他数字设备。各位的功能如图8-77所示。




图8-76 中断标志字格式




图8-77 MODEM控制字格式

D_0位表示数据终端准备好。当该位为1时，使8250的DTR输出为低，向通信对象表明8250已准备好。若该位为0，则DTR为高，表明8250未准备好。

D_1位为1时，8250的RTS输出低电平，向通信对象发出请求发送信号，也以此来通知通信对象，串行接口8250已准备好。当它为0时，RTS输出高电平，表明8250未准备好。

D_2位和D_3位分别用以控制8250的输出信号$\overline{OUT}_1$和$\overline{OUT}_2$。当它们为1时，对应的$\overline{OUT}$输出为0；而当为0时，控制8250的输出$\overline{OUT}$为1。

可见，上面4位的作用在于，它们的状态反相后，从相应的引线上输出。

D_4 位用来控制循环检测，实现8250自己对自己的自测试。当 $D_4=1$ 时，SOUT为高电平状态，而SIN将与系统相分离。这时发送移位寄存器的数据将由8250内部直接回送到接收移位寄存器的输入端。通信对象用以控制8250的4个信号$\overline{CTS}$，$\overline{DSR}$，$\overline{RLSD}$和$\overline{RI}$与系统分离。同时，8250的用来控制通信对象的4个输出信号$\overline{RTS}$，$\overline{DTR}$，$\overline{OUT_1}$ 和$\overline{OUT_2}$，在8250芯片内部分别与$\overline{CTS}$，$\overline{DSR}$，$\overline{RLSD}$及$\overline{RI}$相连，完成信号在8250芯片内部的返回。这样一来，8250发送的串行数据立即在8250内部被接收，从而完成8250的自检，而且在完成自测试过程中不需要外部连接。

在 $D_4=1$，即自测试情况下，中断仍能进行。值得注意的是，在这种情况下，通信对象状态中断是由通信对象控制寄存器提供的。这一点在上面已经阐明。

当 $D_4=0$ 时，8250正常工作。若由自测试转到正常工作，则必须对8250重新初始化，其中包括将 D_4 清零。

⑨ MODEM状态寄存器

MODEM状态寄存器用以提供MODEM或其他通信对象(外设)加到8250上的控制线的信号状态以及这些控制线的状态变化。当由MODEM来的控制线变化时，MODEM状态寄存器的低4位被相对应地置1。在读此寄存器时，使这4位同时清零。MODEM状态字的格式如图8-78所示。




图8-78 MODEM状态字格式

MODEM状态字的低4位分别对应$\overline{CTS}$，$\overline{DSR}$，$\overline{RI}$和$\overline{RLSD}$。当某位为1时，表示自上次读该寄存器之后，相应的输入信号已改变状态。当某位为0时，则说明相应输入信号状态无改变。

该寄存器 D_4 位的状态是输入信号$\overline{CTS}$反相之后的状态。在自测试时，该位的状态等于MODEM控制寄存器$\overline{RTS}$位的状态。

此寄存器的 D_5 位对应$\overline{DSR}$输入状态的反相，自测试时为$\overline{DTR}$的状态。

D_6 位对应$\overline{RI}$输入信号的反相，自测试时为$\overline{OUT_1}$ 的状态。

D_7 位对应$\overline{RLSD}$状态的反相，自测试时为$\overline{OUT_2}$ 的状态。

(4) 8250的寻址及连接

8250内部有10个与编程使用有关的寄存器，利用片选 CS_0，CS_1 和$\overline{CS_2}$ 信号可以选中8250。利用片上的 A_0，A_1，A_2 三条地址线最多可以选择8个寄存器——对应3位地址线的8种不同编码。再利用通信控制字的最高位——除数锁定位(DLAB)来选中除数锁定寄存器。由于有的寄存器是只写的，有的寄存器是只读的，故还可以利用读写信号来加以选择。通过上述这些办法，可以顺利地对8250进行寻址。一个8250芯片占用7个接口地址。具体的地址安排如表8-8所示。

表 8-8 8250 的寻址

CS_0	CS_1	$\overline{CS_2}$	DLAB	A_2	A_1	A_0	RD WR	所选寄存器
1	1	0	0	0	0	0	只读	接收数据寄存器
1	1	0	0	0	0	0	只写	发送数据寄存器
1	1	0	0	0	0	1	可读写	中断允许寄存器
1	1	0	×	0	1	0	只读	中断标志寄存器
1	1	0	×	0	1	1	可读写	通信控制寄存器
1	1	0	×	1	0	0	可读写	MODEM 控制寄存器
1	1	0	×	1	0	1	只读	通信状态寄存器
1	1	0	×	1	1	0	只读	MODEM 状态寄存器
1	1	0	1	0	0	0	可读写	除数(低 8 位)锁存器
1	1	0	1	0	0	1	可读写	除数(高 8 位)锁存器
1	1	0	×	1	1	1		不用

为了说明 8250 的连接，现以早期的 PC 中 8250 与 8088 系统总线的连接为例，画出其连接图如图 8-79 所示。




图 8-79 8250 的连接

在图 8-79 中，8250 的片选信号是由 AEN 和 A_3～A_9译码产生的，这是由 PC 的结构决定的。PC 的接口地址采用部分地址译码，只用 A_0～A_9这 10 条地址译码决定接口地址。剩下的 6 条地址线 A_{10}～A_{15}空着不用。因此，PC 可用的接口地址只有 1K(1024)个。同时，由于 DMAC 的工作需要，只有 AEN 信号为低电平时，接口才能工作，故出现了如图 8-79 所

示的译码器产生 8250 的片选信号。这时，8250 的地址范围为 3F8H～3FFH。

在图 8-79 中利用外部时钟发生器产生时钟信号加到 8250 的 $XTAL_1$ 上。8250 的波特率输出信号 $\overline{BAUDOUT}$ 加到 RCLK 上作为接收时钟。图 8-79 中的 MC1488 和 MC1489 是用于电平转换的，它们可分别进行 TTL 与 RS-232C 间的电平转换。

(5) 初始化及应用

8250 的初始化过程，通常是首先将通信控制字的 D_7 置 1，即使 DLAB=1。在此条件下将除数的低 8 位和高 8 位分别写入 8250 的除数锁存器。然后，再以不同的地址分别写入通信控制字、MODEM 控制字、中断允许字等。具体初始化过程可按如图 8-80 所示的顺序依次进行。




图 8-80　8250 的初始化顺序

依据图 8-79 的连接，对 8250 的初始化程序如下。

```
INTI50:   MOV   DX,03FBH
          MOV   AL,80H
          OUT   DX,AL          ;将通信控制寄存器 D7=1 即 DLAB=1
          MOV   DX,03F8H
          MOV   AL,60H
          OUT   DX,AL          ;锁存除数低 8 位
          INC   DX
          MOV   AL,0
          OUT   DX,AL          ;锁存除数高 8 位
          MOV   DX,03FBH
          MOV   AL,0AH
          OUT   DX,AL          ;初始化通信控制寄存器
          MOV   DX,03FCH
          MOV   AL,03H
          OUT   DX,AL          ;初始化 MODEM 控制器
          MOV   DX,03F9H
          MOV   AL,0
          OUT   DX,AL          ;写中断允许寄存器
```

从上面的初始化程序可以看到，为要写除数，首先写通信控制寄存器，使 DLAB=1，然后写入 16 位的除数 0060H，即十进制数 96。由于加在 $XTAL_1$ 上的时钟频率为 1.8432 MHz，故波特率为 1200 波特。

初始化通信控制字为 00001010。其指定数据为 7 位，停止位为 1 位，奇校验。MODEM 控制字为 03H，即 00000011，使$\overline{DTR}$和$\overline{RTS}$均为低电平，即有效状态。最后，将中断允许控制字写入中断允许寄存器。由于中断允许字为 00H，故禁止 4 个中断源可能形成的中断。有关 8250 中断的问题，在硬件上 INTR 是通过 $\overline{OUT_2}$ 输出控制的三态门接到 8259 上去的。若允许中断，则一方面要使$\overline{OUT_2}$ 输出为低电平，同时，再初始化中断允许寄存器。$\overline{OUT_2}$是由 MODEM 控制字的 D_3 来控制。只有当 MODEM 控制字的 $D_3=1$ 时，

$\overline{OUT}_2$ 才为低电平。上述的 MODEM 控制字为 03H，其 $D_3=0$，故 $\overline{OUT}_2=1$，这时禁止中断请求输出。

发送数据的程序接在初始化程序之后。若采用查询方式发送数据，且要发送数据的字节数放在 BX 中，要发送的数据顺序存放在以 SEDATA 为首地址的内存区中，则发送数据的程序如下。

```
SEDPG:    MOV    DX,3FDH
          LEA    SI,DATA
WAITSE:   IN     AL,DX
          TEST   AL,20H
          JZ     WAITSE
          PUSH   DX
          MOV    DX,3F8H
          MOV    AL,[SI]
          OUT    DX,AL
          POP    DX
          INC    SI
          DEC    BX
          JNZ    WAITSE
```

同样，在初始化后，可以利用查询方式实现数据的接收。下面是 8250 接收一个数据的程序。

```
REVPG:    MOV    DX,3FDH
WAITRE:   IN     AL,DX
          TEST   AL,1EH
          JNZ    ERROR
          TEST   AL,01H
          JZ     WAITRE
          MOV    DX,3F8H
          IN     AL,DX
          AND    AL,7FH
```

该程序首先测试通信状态寄存器，看接收的数据是否有错。若有错就转向错误处理 ERROR；若无错时，再看是否已收到一个完整的数据。若是这样，则从 8250 的接收数据寄存器中读出，并取事先约定的 7 位数据，将其放在 AL 中。

下面仍以图 8-79 所示的连接形式为例，说明利用中断方式，通过 8250 实现串行异步通信的过程。为了便于叙述，设想系统以查询方式发送数据，以中断方式接收数据，则对 8250 的初始化的程序如下。

```
INISIR:   MOV    DX,3FBH
          MOV    AL,80H
          OUT    DX,AL                ;置 DLAB=1
          MOV    DX,3F8H
          MOV    AL,0CH
          OUT    DX,AL
```

```
        MOV     DX,3F9H
        MOV     AL,0                    ;置除数为 000CH,规定为 9600 波特
        OUT     DX,AL
        MOV     DX,3FBH
        MOV     AL,0AH
        OUT     DX,AL                   ;初始化通信控制寄存器
        MOV     DX,3FCH
        MOV     AL,0BH
        OUT     DX,AL                   ;初始化 MODEM 寄存器
        MOV     DX,3F9H
        MOV     AL,01H
        OUT     DX,AL                   ;初始化中断允许寄存器
        STI                             ;允许接收数据寄存器满产生中断
```

该程序对 8250 进行初始化，并在初始化完时(假如其他接口初始化在此之前)开中断。接收中断服务程序可如下编写。

```
RECVE:  PUSH    AX
        PUSH    BX
        PUSH    DX
        PUSH    DS
        STI
        MOV     DX,3FDH
        IN      AL,DX
        TEST    AL,1EH
        JNZ     ERROR
        MOV     DX,3F8H
        IN      AL,DX
        AND     AL,7FH
        MOV     BX, BUFFER
        MOV     [BX], AL
        INC     BX
        MOV     BUFFER, BX
        MOV     DX,INTRER
        MOV     AL,20H                  ;将 EOI 命令发给中断控制器 8259
        OUT     DX,AL
        POP     DS
        POP     DX
        POP     BX
        POP     AX
        IRET
```

以上就是接收一个字符的中断服务程序。当接收数据寄存器满而产生中断时，此中断请求经过中断控制器 8259 加到 CPU 上。中断响应后，可以转向上述中断服务程序。该中断服务程序首先进行断点现场保护，再取接收数据过程中的状态，看有无差错。若有错则转向错误处理；无错则取得接收到的一个字符，将它放在 DS：BX 指定的存储单元中，并存储

接收数据缓冲区的指针到 BUFFER，以便下次中断使用。然后恢复断点，开中断并中断返回。这里特别说明的是，在中断服务程序结束前，必须给 8259 一个中断结束命令 EOI。只有这样，8259 才能将接收中断的状态复位，使系统正常工作。

习　题

1. 试说明总线的分类及采用总线标准的优点。

2. 某总线时钟频率为 66MHz，总线数据位宽为 64 位，若总线每 7 个时钟周期传送 6 个字的数据块。该总线的数据传输速率为多少？

3. 设某总线一个总线周期由 5 个时钟周期完成，并且一个总线周期可传送 8 个字节的数据。若总线时钟频率为 66MHz，求总线带宽为多少？

4. 总线仲裁的作用是什么？说明计数器查询和独立请求方式的工作原理。

5. PC/XT 总线插座上有多少个接点？主要包括哪几类信号？

6. 与 PC/XT 相比，PC/AT(ISA)总线新增加了哪些信号？其总线工作频率是多少？

7. 试说明 PCI 总线的特点，PCI 总线通常分为哪几类？说明什么叫即插即用。

8. 叙述 SCSI 总线的特点及在当前使用中存在的问题，并说明 SAS 的主要优点。

9. 当前 ATA 总线的最高数据传输速率为多少？ATA 中磁盘机与主机之间的两种数据传输方式有什么不同？SATA 较 ATA 好在哪里？

10. 说明 USB 的特点，USB 由哪 4 个信号组成？各起什么作用？USB 系统中主控器的主要功能是什么？

11. 简要说明 IEEE-1394 的特点。

12. 按照工作原理，鼠标可分为哪几类？鼠标的主要技术指标有哪些？

13. 按照键盘的工作原理和按键方式，键盘可以分为哪几类？常用的键盘接口有哪些？

14. 说明激光打印机的工作原理。说明打印机的基本性能指标。

15. 简单说明 LCD 显示器的主要性能技术指标。

16. 下面对磁盘位密度定义正确的是，盘片上_____。

A. 最外圈磁道圆周上单位长度内存储的二进制位的个数

B. 最靠近盘心的磁道圆周上单位长度内存储的二进制位的个数

C. 从内向外的中间磁道圆周上单位长度内存储的二进制位的个数

D. 所有磁道圆周上单位长度内存储的二进制位数的平均值。

17. 磁盘的平均等待时间，通常是指_____。

A. 磁盘旋转半周所用的时间

B. 磁盘旋转三分之一周所用的时间

C. 磁盘旋转三分之二周所用的时间

D. 磁盘旋转一周所用的时间

18. 图 8-81 为同一数据的三种磁头写入电流的波形，试说明每种波形的记录方式及它们的自同步能力。




图 8-81　习题 18 附图

19. 某硬磁盘有 5 个记录面，记录面上有效记录区域的内径为 20cm，外径为 30cm。磁道上记录的位密度为 250b/mm，道密度为 10 道/mm，每一磁道上分为 16 个扇区，每个扇区记录 1KB（字节），磁盘旋转速度为 10 000 转/分。则该硬磁盘的非格式化容量为 ① MB；格式化容量为 ② MB；该硬磁盘的数据传输速率约为 ③ MBps。

①A. 37　　B. 42　　C. 47　　D. 56

②A. 25　　B. 29　　C. 33　　D. 39

③A. 1.8　　B. 2.2　　C. 2.6　　D. 3.1

20. 若某磁盘有两个记录面，存储区的内径为 5cm，外径为 10cm。道密度为 500 道/cm，内径上的位密度为 24 000b/cm。则该磁盘的每个记录面上有 ① 磁道；而每一条磁道上能存储的字节数约为 ② 。

①A. 750　　B. 1250　　C. 1750　　D. 2500

②A. 40 750　　B. 41 250　　C. 43 750　　D. 47 120

21. 光盘驱动器与主机的接口总线通常采用 ① 总线。光盘上的信号是记录在光盘表面的 ② 上。

①A. ISA　　B. CETRONIC　　C. EIDE　　D. PCI

②A. 表面集成电容　　B. 表面的磁性材料

C. 表面集成电阻　　D. 表面上的凹坑和平面上

22. 假设一个有 3 个盘片的硬盘，共有 4 个记录面，转速为 7200 转/分，盘面有效记录区域的外直径为 30cm，内直径为 10cm ，记录位密度为 250 位/mm，磁道密度为 8 道/mm，每磁道分 16 个扇区，每扇区 512 字节，则该硬盘的非格式化容量和格式化容量约为 ① ，数据传输率约为 ② 。若一个文件超出一个磁道容量，剩下的部分 ③ 。

①A. 120MB 和 100MB　　B. 30MB 和 25MB

C. 60MB 和 50MB　　D. 22.5MB 和 25MB

②A. 2356KB/s　　B. 3534KB/s

C. 7069KB/s　　D. 1000KB/s

③A. 存于同一盘面的其他编号的磁道上

B. 存于其他盘面的同一编号的磁道上

C. 存于其他盘面的其他编号的磁道上

D. 存放位置随机

23. 内存字长为 16 位，欲利用海明码纠正一位错，海明码最少需几位？为什么？

24. RAID 分为几级？描述 RAID0～RAID6 各级的主要特点。

25. 硬磁盘驱动器常用什么总线与计算机相连接？构成 RAID 通常用哪种总线连接？

26. 说明光盘 DVD 的主要性能指标。

27. 说明计算机中常用的外设编址方法及其优缺点。

28. 说明中断的一般过程，若某中断一次向外设传送一个字节，从请求到返回整个中断处理过程平均需要 50μs。试决定利用中断可向外设传送的最大速率为多少？

29. 试比较程序查询与中断的优缺点。

30. 说明中断优先级控制所要解决的两个主要问题。

31. 为什么在多数中断处理程序中，需要程序对某些寄存器进行保护？

32. 说明实现 DMA 的几种方法，在实现 DMA 过程中，如何实现 CPU 和 DMAC 间对系统总线控制权的交替？

33. 若 8253 芯片可利用 8088 的外设接口地址 D0D0H～D0DFH，试画出电路连接图。若加到 8253 上的时钟信号为 2MHz。

(1) 若利用计数器 0，1，2 分别产生周期为 10ms 的对称方波以及每 1s 和 10s 产生一个负脉冲，试说明 8253 如何连接并编写相应的程序。

(2) 若希望利用 8088 程序通过接口控制 GATE，从 CPU 使 GATE 有效开始，20μs 后在计数器 0 的 OUT 端产生一个正脉冲，试设计完成此要求的硬件和软件。

34. 规定 8255 并行接口地址为 FFE0H～FFE3H，试将其连接到 8088 的系统总线上。

(1) 若希望 8255 的 3 个口 24 条线均为输出，且输出幅度和频率为任意的方波，试编程序。

(2) 若 A/D 变换器的引线图及工作时序图如图 8-82 所示。试将此 A/D 变换器与 8255 相连接，并编写包括初始化程序在内的、变换一次数据并将数据放在 DATA 的程序。




图 8-82 习题 34 附图

35. 说明 8253 的 6 种工作方式。若加到 8253 上的时钟频率为 0.5MHz，则一个计数器的最长定时时间是多少？若要求每 10 分钟产生一次定时中断，试利用 8253 提出解决方案。

36. 串行通信接口芯片 8250 给定地址为 03E0H～03E7H，试画出其与 8088 系统总线的连接图。

37. 说明 8250 自测试工作方式是如何进行的。

38. 在题 36 中，若利用查询方式工作，由此 8250 发送当前数据段、偏移地址为 BUFFER 的顺序 50 个字节，试编此发送程序。

39. 在题 36 中，若接收数据采用中断方式进行，试编写中断服务程序将中断接收到的数据放在数据段 REVDT 单元。同时，每收到一个字符，将数据段中的 FLAG 单元置为 FFH。